JPH04132222A - 半導体ウェーハ表面の分析方法 - Google Patents

半導体ウェーハ表面の分析方法

Info

Publication number
JPH04132222A
JPH04132222A JP2253937A JP25393790A JPH04132222A JP H04132222 A JPH04132222 A JP H04132222A JP 2253937 A JP2253937 A JP 2253937A JP 25393790 A JP25393790 A JP 25393790A JP H04132222 A JPH04132222 A JP H04132222A
Authority
JP
Japan
Prior art keywords
wafer
bonding
semiconductor wafer
bonded
cleaning
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2253937A
Other languages
English (en)
Other versions
JP2887618B2 (ja
Inventor
Takao Abe
孝夫 阿部
Atsuo Uchiyama
敦雄 内山
Katsuo Yoshizawa
吉沢 克夫
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Original Assignee
Shin Etsu Handotai Co Ltd
Nagano Electronics Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shin Etsu Handotai Co Ltd, Nagano Electronics Industrial Co Ltd filed Critical Shin Etsu Handotai Co Ltd
Priority to JP2253937A priority Critical patent/JP2887618B2/ja
Publication of JPH04132222A publication Critical patent/JPH04132222A/ja
Application granted granted Critical
Publication of JP2887618B2 publication Critical patent/JP2887618B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Analysing Materials By The Use Of Radiation (AREA)
  • Other Investigation Or Analysis Of Materials By Electrical Means (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Cleaning Or Drying Semiconductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、半導体ウェーハの表面の不純物原子の定量分
析方法に関する。
[従来の技術] 半導体ウェーハを接着剤を用いないで接合する方法とし
て特公昭62−27040号公報は、単結晶シリコンの
接合面を親水化処理した後、密着させて高温処理を行っ
て接合する方法を開示している。
また、特開昭62−283655号公報は、半導体ウェ
ーハの接合面を真空中または不活性ガス中でエツチング
した後に接合する方法を開示している。
また最近では、半導体構造の三次元構造化、高耐圧化、
素子間分離などの観点から、5OI(Silicon 
On In5ulator)構造のウェーハが特に注目
されており、これは例えば2層の単結晶のシリコンウェ
ーハと絶縁膜である酸化膜な挟持した構造である。
SOI構造のウェーハの製造方法として、特公昭62−
34716号公報には単結晶シリコンウェーハ表面上に
熱酸化膜を形成し、単結晶シリコンウェーハの端部にこ
れと一体に連続する単結晶突部を設け、この熱酸化膜上
に多結晶状若しくはアモルファス状のシリコン膜を被着
し、これに電子線或いはレーザー光線等のエネルギービ
ームを線状に、且つ一方向に照射して該シリコン膜を線
状に融解、冷却及び固化することによって、全体を単結
晶シリコンの薄膜とする方法が開示されている。
しかし、この方法では、溶融シリコンと酸化膜との相互
作用によって部分的には単結晶化は可能であるが、実用
に耐えるシリコン単結晶膜は得難いのが実情である。
これを改善し、接合によりSOI構造のウェーハを得る
ものとして、表面に酸化膜が形成された単結晶シリコン
ウェーハどうしを直接接合し、その後、一方のシリコン
゛ウェーハ面をエッチバックして薄膜化することにより
、接合ウェーハを形成する方法が開示されている〔榎本
忠儀:日経マイクロデバイス、第15号(1986年9
月)、第39頁;La5ky 、 5tiffer 、
 White  and  Abernathy :D
igest  of  the  IEEE  Int
、  Elec、 DevicesMeeting I
 E DM) 、  (Dec、、1985) P、6
8g ) 。
具体的には、表面に低濃度n−エピタキシャル層を形成
した高濃度n0シリコン基板と、低濃度の支持用シリコ
ン基板の2枚を準備し、両基板表面に熱酸化膜を形成す
る6次に、これらを重ね合わせ、密着し、酸化雰囲気中
、700℃で熱処理することによりSingどうしの接
合が完了する。
酸化膜厚は自然酸化膜のレベルから520゜、まで試み
ている。なお、接合機構は次のように説明されている。
まず、ウェーハ間にある02ガスが5iO−に変わると
き、部分的に真空部分が作り出され、ウェーハの一部が
密着する。いったん密着した後は水素結合、脱水縮合と
いう反応を経て、ウェーハどうしの接合が完了する。次
に、n0シリコン基板を選択エツチングで除去し、n−
エピタキシャル層を残すことによりSOI構造を完了さ
せる。
ところで、上記接合の際に接合面は清浄であるのが好ま
しい、半導体ウェーハは、接合前に鏡面研磨し、その後
、酸、アルカ1ハ及び有機溶剤等で洗浄するが、これら
の洗浄液を用いるウェットプロセスで洗浄後の半導体ウ
ェーハ接合面には雰囲気に由来する0、及びN2以外に
洗浄液由来のC,H,F、Cβ等の不純物が付着してい
る。この不純物の存在は、従来の表面分析法では、充分
に解明できず、定量的な分析は不可能であった。
すなわち・二次イオン質量分析法(5econdary
ion mass 5pectroscopy met
hod : S I M S法)により、表面分析を行
なおうとしても、SIMS法では表面から放出される2
次イオンが安定するまでに、ある程度の時間を要するの
で、2次イオンが安定してきた頃にはすでに分析したい
表面は削り取られ、表面よりも内側に掘り込まれたかた
ちになってしまうために、真の表面に付着する不純物の
定量分析は困難であった。
[発明が解決しようとする課題] 上記特公昭62−27040号公報に記載の方法では、
接合面の親水性処理において、液状の処理液を用いるウ
ェットプロセスを採用するものであるため、接合面には
親水性基が導入される以外に、多種類の不純物が残存す
ることとなり、この不純物は熱処理により欠陥を形成し
、電気的特性に悪影響を及ぼし、半導体装置の高集積化
に供い要求される高純度化の点に問題を有するものであ
る。
また、不純物の存在により接合強度も不充分である。
また、特開昭62−283655号公報に記載の方法で
は、接合前の接合面のエツチングが基本的にはドライプ
ロセスで行なわれるものであるため、特公昭62−27
040号の欠点を解決し得るものであるが、このエツチ
ング工程では、高価な大型の装置を要し、しかも、エツ
チングを施すまでに真空にする等の条件の設定に長時間
を要するため、製造コストが非常に高(なり、工業的な
実用化が困難であるという問題があった。
さらに、上記接合によりSOI構造のウェーハを得る方
法は、上記特公昭62−27040号公報記載の方法と
同様、接合前の接合面の不純物の存在には格段の注意を
払っていないものであるため、特公昭62−27040
号と同様の問題がある。しかも、接合された2枚のウェ
ーハのうちの一方のウェーハを薄肉させる際に行なわれ
るエッチバックには高価で大型の装置を要し、エッチバ
ックの際に要する時間、イオン源、電力等、いずれもコ
ストアップにつながり、工業上の実用性からの問題があ
った。
接合強度の上からも、残存不純物が熱処理により欠陥を
形成し、電気的に悪影響を与えるのを防止する意味にお
いても、半導体ウェーハの接合にあたって接合面の清浄
度が非常に重要であり、いかにすれば工業上実用性のあ
る範囲内で接合面を清浄化することができるのか、また
、その清浄度を定量的に把握するにはどうすれば良いの
かについて、確とした技術が存在していなかった。
本発明は上記の点を解決しようとするもので、その目的
は、高真空にしたり、高価なイオン源や高価な装置を用
いたりすることなく、半導体つ工−ハの接合面を高度に
清浄化し得る清浄化方法を提供することにある。また、
本発明の他の目的は、そのような清浄化の度合を定量的
に知る方法、すなわち、半導体ウェーハ表面の構成原子
の存在量を定量的に分析する方法を提供することにある
[課題を解決するための手段] 本発明は第1の発明として、 (a)半導体ウェーハ (b)少なくとも片面に酸化膜を有する半導体ウェーハ のうち、(a)と(a) 、 (a)と(b) 、 (
b)と(b)を接合する際に接合面を酸素雰囲気下で紫
外線を照射して、接合面に付着している不純物を除去す
ることを特徴とする半導体ウェーハの清浄化方法を提供
するものである。
また、本発明は第2の発明として、分析対象としての第
1半導体ウェーハの表面に接着剤を用いることなく第2
半導体ウェー八を重ね合わせ、密着し、加熱して接合し
、前記第2半導体ウェーハ側を研磨により薄層化し、こ
の接合ウェーハの第2半導体ウェーハ薄層側からイオン
ビームを照射し、不純物原子が中性粒子またはイオンと
してスパッタされて生じた2次イオンの質量分析を行う
ことにより表面から深さ方向への不純物の定量分析を行
うことを特徴とする半導体ウェーハ表面の分析方法を提
供するものである。
[作用] 本発明の清浄化方法においては、接合する際に、半導体
ウェーハまたは酸化膜が形成されている半導体ウェーハ
の接合面を酸素雰囲気下で紫外線を照射することにより
発生するオゾンで接合面に付着している不純物特にカー
ボンを分解・脱離して高度に清浄化することができる。
強固な接合を妨害する不純物が除去されるため、本発明
により清浄化した後に接合して得られる接合ウェーハの
強度が高(なる。また、接合界面が高度に清浄化されて
いるため、この接合ウェーハに素子形成を行った場合に
、例えば、不純物が熱処理により欠陥を形成し、電気的
に悪影響を与えるなどのような不純物の存在に基づく種
々のトラブル発生を防止できる。
また、本発明の半導体ウェーハ表面の分析方法によれば
、接合ウェーハの薄層側からイオンビームを照射し不純
物原子から形成されれた2次イオンの質量分析を行うこ
とにより表面化から深さ方向への定量分析を行うもので
あるために、イオンビームをあてて表面から掘り込んで
行き、接合界面、すなわち、分析対象としての半導体ウ
ェーハの表面の不純物原子が安定して2次イオン化し、
真に分析したい表面の不純物原子を定量的に分析するこ
とができる。
また、分析対象面上に形成される薄層は接着剤を用いる
ことなく接合した後研磨して形成したものであり、接合
時に不純物が付着しない条件となるために、分析対象面
はSIMSにより分析されるまでは汚染されることなく
元のままで保存されることになる。
[実施例] 次に実施例を挙げて本発明の詳細な説明する。
実施例1 くシリコンウェーハの清浄化〉 まず、鏡面研磨された2枚のシリコンウェーハを用意す
る。この鏡面研磨された面を接合面とする。この接合面
の表面粗さは Ra = 0.4μm以下であることが
好ましい。Ra = 0.4μlを超えると、接合時、
接合界面にボイドと称する未結合領域が発生し、そのた
め接合強度が不充分となる。鏡面研磨後は研磨時にウェ
ーハをキャリアプレートに貼り付けるための接着剤、研
磨剤、および研磨により発生したパーティクル等を除去
するために接合面を NH4OH/ HzO□、 H,
SO,/ HffiO□。
HCl2/u*o□、 HF、 1−CsHy等を使用
して洗浄する。
洗浄後には洗浄液由来のC,H,F、Cρ等の不純物が
接合面に付着している。そのため第1図(a)に示すよ
うにSiボンドウェーハ1とSiベースウェーハ2の接
合前にこれらの不純物を除去する。その洗浄方法として
は、酸素雰囲気下で紫外線照射し、発生したオゾンによ
り接合面2を洗浄するもので、接合面2に付着している
不純物がオゾンにより分解・脱離され除去されて洗浄が
行なわれる。一般に酸素は184.9nsの紫外線を吸
収してオゾンを生成し、またオゾンは253.7nsの
紫外線を吸収して分解する。オゾンの生成および分解の
過程で発生する原子状の酸素は特に強力な酸化剤として
不純物に作用し分解する。従って184.9 nmと2
53.7止の両方の波長の紫外線を照射することが好ま
しく、それによりオゾンの連続的な生成、分解が起こり
、不純物の分解速度が速くなる。また、Siボンドウェ
ーハ1の接合面と紫外線ランプ3の距離は短い方が不純
物の分解速度が速(なり、その距離は511I11程度
が好ましい。
<Siミラニーへうしの接合〉 Siボンドウェーハlの接合面3の洗浄後は、その接合
面3どうじを重ね合わせ、密着させてN8雰囲気中また
は酸化性雰囲気中で加熱処理することにより第1図(b
)に示す接合ウェーハ5を得る。ここで加熱温度として
は1100℃以上、加熱時間としては2時間程度が好ま
しい。
また、ウェーハ1,2の接合は、接合面3の洗浄後、直
ちに行なわれるものであり、接合面3の洗浄後そのまま
放置すると接合面に雰囲気中に浮遊する微細なゴミ等が
付着して接合面の清浄性が失われ、そのため接合時に接
合界面にボイドが発生して接合強度が不充分となる。
く研磨による薄膜化〉 次に1.接合ウェーハの上層のSiボンドウェーハ1の
表面が所定の研磨化(例えば3μm)を残して所定の厚
さ1+  (例えば6μm)になるまでプレ研磨(1次
研磨)を行なう(第1図(C))。
そして、さらに2次研磨によって厚さ11  (例えば
3μm)まで研磨して、上層のSiボンドウェーハ1を
薄膜化し、第1図(d)に示すような接合ウェーハ5を
得る。
<SIMS分析〉 1次イオンビームとしてCs”イオンを用い、接合ウェ
ーハのSLボンドウェーハ側の面を表面側からスパッタ
しながら、試料から出る2次イオンを質量分析する。母
体Siの2次イオン信号強度と測定すべき不純物の2次
イオン信号強度の比をスパッタ時間に対して測定する。
別の方法でスパッタ速度を求めることによりスパッタ時
間を表面の深さに換算する。また、得られる2次イオン
強度比は、既知の濃度に対する2次イオン強度比(標準
試料)と比較することにより不純物濃度分布を求める。
このような方法で、上記で得られた接合ウェーハの分析
を行ったところ、接合面は高度に清浄化されウェー八内
部の分析値と同レベルであることがわかった。
実施例2 〈片面に熱酸化膜が形成されたシリコンウェーハと熱酸
化膜を有しないシリコンウェーハの清浄化〉 まず、2枚のシリコンウェーハの接合面を前実施例と同
様に鏡面研磨、洗浄液による洗浄を行なう、その後、2
枚のウェーハのうち素子形成面となるべき単結晶のSi
ボンドウェーハlを酸化雰囲気中で熱酸化処理を施すこ
とによって第2図(a)に示すようにSLボンドウェー
ハ1上にS i Ozの酸化膜6を形成する。
次に、第2図(b)に示すように前実施例と同様に酸素
雰囲気下で紫外線照射を行なって、Stボンドウェーハ
1、およびSiベースウェーハ2の接合面3に付着して
いる不、鈍物を分解・脱離させて洗浄する。
くウェーハの接合〉 洗浄後は微細なゴミ等の付着によって接合面が汚れるの
を防ぐために、直ちにSiベースウェーハ2の上にボン
ドウェーハ1を重ね合わせて一体化しく第2図(C)参
照)、これら一体止されたつ工−ハ1,2をN2雰囲気
中または酸化性雰囲気中で約1100℃の温度で約12
0分間熱酸化処理することによって接合強度を高めると
ともに、第2図(d)に示すように、両ウェーハ1,2
の全表面に厚さ約500止のSiO□酸化膜7を形成す
る。
〈研磨による薄膜化〉 実施例1と同様にプレ研磨(1次研磨:第2図(e)参
照)及び2次研磨を行いボンドウェーハを薄膜化し、第
2図(f)に示すような接合ウェーハ9を得る。
<SIMS分析〉 実施例1と同様にして不純物原子の分析を行ったところ
接合面は高度に清浄化され不純物原子の分析値は、ウェ
ーハ内部のそれと同じレベルであった。測定値は非照射
の測定値と一緒に下記に示す。
なお、酸素雰囲気下での紫外線照射を行わないこと以外
は実施例1と同様にして接合ウェーハを得、研磨による
Stボンドウェーハの薄膜化を行い、表面にSLの薄膜
が接合した接合ウェーハとし、これをSIMS分析に付
したところ、Siボンドウェーハ層とSiベースウェー
ハ層との界面に相当する深さ(19μm)のところに下
記のような不純物のピークが見られた。
不純物原子    濃度(atoms/cc)非照射 
    照射 C3XIO”    l xlO” F      I XIO”    2 Xl014C
j2    1 xlO”    l xlO16また
、参考のために、洗浄後のウェーハを接合せず、その表
面で直接SIMSによる表面分析を行なったところ、不
純物の分析値は、ウェーハ内部の値と同じで、この分析
方法では分析が不可能であることがわかった。
[発明の効果] 本発明の清浄化方法によれば、接合ウェーハの接合面に
付着している不純物を分解・脱離して高度に清浄化する
ことができる。清浄化した直後に接合した接合ウェーハ
は接合を妨害している不純物が除去されているために高
い接合強度を有する。また、接合界面が高度に清浄化さ
れた接合ウェーハが得られるために、この接合ウェーハ
に素子形成を行った場合に、不純物の存在に基づ(種々
のトラブル発生を防止できる。
また、本発明の半導体ウェーハ表面初分析方法によれば
、接合界面、すなわち分析対象として不純物は、安定し
て2次イオンを形成し半導体ウェーハ表面の不純物原子
を定量的に分析することができる。
【図面の簡単な説明】
第1図(a)〜(d)はシリコンウェーハを接合する際
に清浄化を行う実施例を示す説明図、第2図(a)〜(
f)はシリコンウェーハと酸化膜を有するシリコンウェ
ーハとを接合する際に清浄化を行う実施例を示す工程説
明図である。

Claims (2)

    【特許請求の範囲】
  1. (1)(a)半導体ウェーハ (b)少なくとも片面に酸化膜を有する半導体ウェーハ のうち、(a)と(a)、(a)と(b)、(b)と(
    b)を接合する際に接合面を酸素雰囲気下で紫外線を照
    射して、接合面に付着している不純物を除去することを
    特徴とする半導体ウェーハの清浄化方法。
  2. (2)分析対象としての第1半導体ウェーハの表面に接
    着剤を用いることなく第2半導体ウェーハを重ね合わせ
    、密着し、加熱して接合し、前記第2半導体ウェーハ側
    を研磨により薄層化し、この接合ウェーハの第2半導体
    ウェーハ薄層側からイオンビームを照射し、生じた2次
    イオンの質量分析を行うことにより表面から深さ方向へ
    の定量分析を行うことを特徴とする半導体ウェーハ表面
    の分析方法。
JP2253937A 1990-09-21 1990-09-21 半導体ウェーハ表面の分析方法 Expired - Fee Related JP2887618B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2253937A JP2887618B2 (ja) 1990-09-21 1990-09-21 半導体ウェーハ表面の分析方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2253937A JP2887618B2 (ja) 1990-09-21 1990-09-21 半導体ウェーハ表面の分析方法

Publications (2)

Publication Number Publication Date
JPH04132222A true JPH04132222A (ja) 1992-05-06
JP2887618B2 JP2887618B2 (ja) 1999-04-26

Family

ID=17258085

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2253937A Expired - Fee Related JP2887618B2 (ja) 1990-09-21 1990-09-21 半導体ウェーハ表面の分析方法

Country Status (1)

Country Link
JP (1) JP2887618B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480492A (en) * 1992-11-10 1996-01-02 Matsushita Electric Industrial Co., Ltd. Method for removing organic or inorganic contaminant from silicon substrate surface
JP2015052561A (ja) * 2013-09-09 2015-03-19 富士通株式会社 二次イオン質量分析装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63138739A (ja) * 1986-12-01 1988-06-10 Toshiba Corp 半導体基板の製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63138739A (ja) * 1986-12-01 1988-06-10 Toshiba Corp 半導体基板の製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5480492A (en) * 1992-11-10 1996-01-02 Matsushita Electric Industrial Co., Ltd. Method for removing organic or inorganic contaminant from silicon substrate surface
JP2015052561A (ja) * 2013-09-09 2015-03-19 富士通株式会社 二次イオン質量分析装置

Also Published As

Publication number Publication date
JP2887618B2 (ja) 1999-04-26

Similar Documents

Publication Publication Date Title
JPH0719739B2 (ja) 接合ウェーハの製造方法
EP0706714B1 (en) Soi substrate fabrication
JP4407384B2 (ja) Soi基板の製造方法
KR101453135B1 (ko) 직접 접합 방법에서의 질소-플라즈마 표면 처리
JP3237888B2 (ja) 半導体基体及びその作製方法
JP5572347B2 (ja) Soi基板の作製方法
US5918139A (en) Method of manufacturing a bonding substrate
US7799589B2 (en) Optical waveguide apparatus and method for manufacturing the same
JPH06244389A (ja) 半導体基板の作製方法及び該方法により作製された半導体基板
JP5667743B2 (ja) Soi基板の作製方法
JPH04132222A (ja) 半導体ウェーハ表面の分析方法
JP3921823B2 (ja) Soiウェーハの製造方法およびsoiウェーハ
JPS62272541A (ja) 半導体基板の表面処理方法
JP2959352B2 (ja) 半導体ウエーハの製造方法及びsimsによる分析方法
JP3246445B2 (ja) 荷電ビーム一括露光用透過マスクおよびその製造方法
JPH11191557A (ja) Soi基板の製造方法
JP2890617B2 (ja) 薄膜の形成方法
JP5364345B2 (ja) Soi基板の作製方法
JP3279280B2 (ja) 薄膜半導体素子の製造方法
JP3287317B2 (ja) 分析試料の作成方法
JP2738063B2 (ja) 接合シリコン基板の製造方法
JPH07174677A (ja) 透過電子顕微鏡観察用試料の作製方法
JPH0628259B2 (ja) 半導体装置の製造方法
JPH0620895A (ja) Soi基板の製造方法
JPH07211876A (ja) 半導体基体の作成方法

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees