JPH04130753A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPH04130753A JPH04130753A JP25246190A JP25246190A JPH04130753A JP H04130753 A JPH04130753 A JP H04130753A JP 25246190 A JP25246190 A JP 25246190A JP 25246190 A JP25246190 A JP 25246190A JP H04130753 A JPH04130753 A JP H04130753A
- Authority
- JP
- Japan
- Prior art keywords
- film
- interlayer insulating
- insulating film
- wiring metal
- refractive index
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims description 40
- 239000010410 layer Substances 0.000 claims abstract description 77
- 239000002184 metal Substances 0.000 claims abstract description 51
- 239000011229 interlayer Substances 0.000 claims abstract description 42
- 238000005530 etching Methods 0.000 abstract description 24
- 238000000034 method Methods 0.000 abstract description 14
- 239000000463 material Substances 0.000 abstract description 11
- 238000005268 plasma chemical vapour deposition Methods 0.000 abstract description 9
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 abstract description 8
- 239000000956 alloy Substances 0.000 abstract description 3
- 229910045601 alloy Inorganic materials 0.000 abstract description 3
- 239000002356 single layer Substances 0.000 abstract description 2
- 229910052681 coesite Inorganic materials 0.000 abstract 2
- 229910052906 cristobalite Inorganic materials 0.000 abstract 2
- 239000000377 silicon dioxide Substances 0.000 abstract 2
- 235000012239 silicon dioxide Nutrition 0.000 abstract 2
- 229910052682 stishovite Inorganic materials 0.000 abstract 2
- 229910052905 tridymite Inorganic materials 0.000 abstract 2
- 229910000789 Aluminium-silicon alloy Inorganic materials 0.000 abstract 1
- 239000010408 film Substances 0.000 description 82
- 238000000992 sputter etching Methods 0.000 description 7
- 239000007795 chemical reaction product Substances 0.000 description 6
- 230000000694 effects Effects 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000007789 gas Substances 0.000 description 4
- 150000002500 ions Chemical class 0.000 description 4
- 239000010453 quartz Substances 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 239000004020 conductor Substances 0.000 description 3
- 230000007547 defect Effects 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- 238000005516 engineering process Methods 0.000 description 2
- 239000011261 inert gas Substances 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 241001233242 Lontra Species 0.000 description 1
- 238000001505 atmospheric-pressure chemical vapour deposition Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000005137 deposition process Methods 0.000 description 1
- 238000009826 distribution Methods 0.000 description 1
- 230000005684 electric field Effects 0.000 description 1
- 238000010292 electrical insulation Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 238000004519 manufacturing process Methods 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229920002120 photoresistant polymer Polymers 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、半導体装置に係り、特に半導体集積回路装
置の多層配線金属層構造の層間絶縁膜の構造に関するも
のである。
置の多層配線金属層構造の層間絶縁膜の構造に関するも
のである。
第４図は、−例として２層の配線構造を有する従来の半
導体装置を示す断面図である。この図において、１１は
半導体基板を示し、ダイオード。
導体装置を示す断面図である。この図において、１１は
半導体基板を示し、ダイオード。
トランジスタ構造を形成するための必要なＰ型、Ｎ型の
不純物拡散層が形成されている。２１は１層目の配線金
属層を示し、ＰＮ接合を保護する絶縁膜３１を下地とし
て成膜、加工されたものである。２２は２層目の配線金
属層で、１層目の配線金属層２１との電気的絶縁と１層
目の配線金属層２１の保護を目的とする層間絶縁膜３２
を下地として成膜、加工される。３３は前記１，２層目
Ｃ配線金属層２、２２を保護する配線保護膜でｊす、４
１はエツチング残りである。
不純物拡散層が形成されている。２１は１層目の配線金
属層を示し、ＰＮ接合を保護する絶縁膜３１を下地とし
て成膜、加工されたものである。２２は２層目の配線金
属層で、１層目の配線金属層２１との電気的絶縁と１層
目の配線金属層２１の保護を目的とする層間絶縁膜３２
を下地として成膜、加工される。３３は前記１，２層目
Ｃ配線金属層２、２２を保護する配線保護膜でｊす、４
１はエツチング残りである。
従来、層間絶縁膜３２としては１層目の配線く属Ｎ２１
を侵さない比較的低温で成膜されうる未縁膜としてＳｉ
Ｎ膜が用いられている。ＳＩＮ！ｌ！は化学量論的組成
（Ｓｉ３Ｎａ）のとき密度が最を高く、水やＮａなどの
耐拡散性にも優れた性質４示す。成膜後、膜質を知るた
めの方法として屈υ率があり、この組成のとき屈折率は
、９８を示１乙のような理由によって、従来の層間絶縁
膜３２としては屈折率、９８前後のプラズマＣＶＤで右
けられたＳｉＮ膜が用いられていた。
を侵さない比較的低温で成膜されうる未縁膜としてＳｉ
Ｎ膜が用いられている。ＳＩＮ！ｌ！は化学量論的組成
（Ｓｉ３Ｎａ）のとき密度が最を高く、水やＮａなどの
耐拡散性にも優れた性質４示す。成膜後、膜質を知るた
めの方法として屈υ率があり、この組成のとき屈折率は
、９８を示１乙のような理由によって、従来の層間絶縁
膜３２としては屈折率、９８前後のプラズマＣＶＤで右
けられたＳｉＮ膜が用いられていた。
ところで、２層目の配線金属８２２を形成すイ場合に、
第４図に示したような従来の層間絶縁膜３２では厳しい
成膜上の制限が必要なことがわ力っな。すなわち、２層
目の配線金属層２２を成膜するためのスパッタ装置の材
質に制限が必要とちる。
第４図に示したような従来の層間絶縁膜３２では厳しい
成膜上の制限が必要なことがわ力っな。すなわち、２層
目の配線金属層２２を成膜するためのスパッタ装置の材
質に制限が必要とちる。
ここで、２層目の配線金属層２２の形成工程を第５図ｆ
ａ）〜（ｄ）について説明する。１層目の配線金属層２
１の形成が完了後、層間絶縁８９３２をプラズマＣＶＤ
法によって全面に付ける（第５図（ａ）のＰ−３ｉＮデ
ポ工程）。１層目の配線金属層２１と結線の必要のある
部分には周知の写真製板技術によって選択的に層間絶縁
膜３２に窓開けを行う（図示せず）。しかる後、２層目
の配線金属層２２用の金属膜を付けるのであるが、乙の
金属膜を付けろ方法としてはスパッタ法が一般的である
。
ａ）〜（ｄ）について説明する。１層目の配線金属層２
１の形成が完了後、層間絶縁８９３２をプラズマＣＶＤ
法によって全面に付ける（第５図（ａ）のＰ−３ｉＮデ
ポ工程）。１層目の配線金属層２１と結線の必要のある
部分には周知の写真製板技術によって選択的に層間絶縁
膜３２に窓開けを行う（図示せず）。しかる後、２層目
の配線金属層２２用の金属膜を付けるのであるが、乙の
金属膜を付けろ方法としてはスパッタ法が一般的である
。
スパック法とは、数ｍＴｏ ｒ ｒのＡｒなどの不活性
ガスのプラズマを作り、電離したＡｒ＋ガスイオンを電
界によって加速し、金属ターゲラ）・に衝突させて金属
微粒子を得、この金属微粒子によって金属薄膜を形成す
る方法である。この方法では被蒸着側（半導体ウェハ側
）にＡｒ＋ガスイオンを衝突させることによって、被蒸
着面を物理的にエツチングすることができる。これをス
パックエッチと呼んでいる。
ガスのプラズマを作り、電離したＡｒ＋ガスイオンを電
界によって加速し、金属ターゲラ）・に衝突させて金属
微粒子を得、この金属微粒子によって金属薄膜を形成す
る方法である。この方法では被蒸着側（半導体ウェハ側
）にＡｒ＋ガスイオンを衝突させることによって、被蒸
着面を物理的にエツチングすることができる。これをス
パックエッチと呼んでいる。
さて、２層目の配線金属層２２をスパッタ法で成膜する
場合には、１層目の配線金属層２１との接触抵抗をでき
るだけ小さ（するために、１層目の配線金属層２１の表
面の酸化物をスパッタエッチによって除去することが必
要である。不活性ガスで満たされた真空室内で連続して
エツチングと金属膜の堆積（デボ）が可能なこの方法は
良好な配線金属層間の接合を得ることができるために一
般的に使われる方法である。乙のようにして２層目の配
線金属層２２が得られた＊（第５図（ｂ）のＡ＃Ｓｉス
パツタ工程）、周知の写真製版技術によって必要部分に
ホトレジストを残し、不要な部分の配線金属層をエツチ
ングによって除去して２層目の配線金属層２２が完成す
る（第５図（Ｃのｋｌ写真製版、ＡＩエッチング工程）
。ところで、このような層間絶縁膜３２を用いた場合に
は第５図（、（）に示すように、エツチング残し４１が
発生する。
場合には、１層目の配線金属層２１との接触抵抗をでき
るだけ小さ（するために、１層目の配線金属層２１の表
面の酸化物をスパッタエッチによって除去することが必
要である。不活性ガスで満たされた真空室内で連続して
エツチングと金属膜の堆積（デボ）が可能なこの方法は
良好な配線金属層間の接合を得ることができるために一
般的に使われる方法である。乙のようにして２層目の配
線金属層２２が得られた＊（第５図（ｂ）のＡ＃Ｓｉス
パツタ工程）、周知の写真製版技術によって必要部分に
ホトレジストを残し、不要な部分の配線金属層をエツチ
ングによって除去して２層目の配線金属層２２が完成す
る（第５図（Ｃのｋｌ写真製版、ＡＩエッチング工程）
。ところで、このような層間絶縁膜３２を用いた場合に
は第５図（、（）に示すように、エツチング残し４１が
発生する。
層間絶縁膜３２に上述したような従来のＳｉＮ膜を用い
ると、２層目の配線金属層２２の材料としてＡＩを用い
、２層目の配線金属層２２のエツチングを化学的に行っ
た場合に、下地の５ｉＮＲ（Ｈ間絶縁膜３２）の段差が
ある部分にエツチング残り４１が発生する不具合があり
、高品質の半導体装置が得られないという問題点があっ
た。
ると、２層目の配線金属層２２の材料としてＡＩを用い
、２層目の配線金属層２２のエツチングを化学的に行っ
た場合に、下地の５ｉＮＲ（Ｈ間絶縁膜３２）の段差が
ある部分にエツチング残り４１が発生する不具合があり
、高品質の半導体装置が得られないという問題点があっ
た。
この発明の目的は、この不具合発生のメカニズムに照ら
して不具合の発生しにくい構造の層間絶縁膜を提示し、
もって品質の優れた半導体装置を提供することにある。
して不具合の発生しにくい構造の層間絶縁膜を提示し、
もって品質の優れた半導体装置を提供することにある。
この発明にかかる半導体装置は、少なくとも２層以上の
配線金属層構造を有する半導体集積回路装置において、
配線金属層間に用いられる層間絶縁膜を屈折率が、９４
以下の１層のＳ ｉ ＮＩＩＱとするか、あるいは２層
構造として下側をＳｉＮ膜とし、上側をＳ ｉ Ｏ，膜
とするか、ＳｌＯ膜とするか、あるいは屈折率が、９４
以下のＳｉＮ膜とするかした２層構造としたものである
。
配線金属層構造を有する半導体集積回路装置において、
配線金属層間に用いられる層間絶縁膜を屈折率が、９４
以下の１層のＳ ｉ ＮＩＩＱとするか、あるいは２層
構造として下側をＳｉＮ膜とし、上側をＳ ｉ Ｏ，膜
とするか、ＳｌＯ膜とするか、あるいは屈折率が、９４
以下のＳｉＮ膜とするかした２層構造としたものである
。
この発明によれば、１層または２Ｎ構造の層間絶縁膜の
うち、エツチング側の膜がＳｉｎ、。
うち、エツチング側の膜がＳｉｎ、。
ＳｉＯまたは屈折率が、９４以下のＳｉＮ膜であるので
、下側の膜が屈折率が、９４をこえるものであっても、
不都合を生じさせる導電性のエツチング残りが発生しな
い。
、下側の膜が屈折率が、９４をこえるものであっても、
不都合を生じさせる導電性のエツチング残りが発生しな
い。
以下、この発明の一実施例を図面について説明する。
第１図はこの発明の第１の実施例を示す半導体装置の斜
視図であり、１１は半導体基板、２１は１層目の配線金
属層、２２は２層目の配線金属層を示し、２層目の配線
金属層２２の材料はＡＩまたはＡｌを主成分としたＡｊ
Ｓｉなどの合金である。３１は絶縁膜、３２は層間絶縁
膜で、屈折率が、９４以下のＳｉＮ膜である。３３は配
線保護膜であり、この配線保護膜３３および絶縁膜３１
はこの発明にとって特に重要なものではない。
視図であり、１１は半導体基板、２１は１層目の配線金
属層、２２は２層目の配線金属層を示し、２層目の配線
金属層２２の材料はＡＩまたはＡｌを主成分としたＡｊ
Ｓｉなどの合金である。３１は絶縁膜、３２は層間絶縁
膜で、屈折率が、９４以下のＳｉＮ膜である。３３は配
線保護膜であり、この配線保護膜３３および絶縁膜３１
はこの発明にとって特に重要なものではない。
第２図はこの発明の第２の実施例を示す半導体装置の斜
視図であり、第１図の第１の実施例が層間絶縁膜３２が
単層で構成されていたのに対し、第２図の第２の実施例
は２層で構成されている点で異なる。１１は半導体基板
、２１は１層目の配線金属層、２２は２層目の配線金属
層を示し、２層目の配線金属層２２の材料はＡＺまたは
ＡＩを主成分としたＡｊＳｉなどの合金である。３１は
絶縁膜で、この絶縁膜３１はこの発明にとって特に重要
ではなく、従来用いられている熱酸化された５ｉｎ２や
ＣＶＤで付けられたＳｉｎ、でよい。
視図であり、第１図の第１の実施例が層間絶縁膜３２が
単層で構成されていたのに対し、第２図の第２の実施例
は２層で構成されている点で異なる。１１は半導体基板
、２１は１層目の配線金属層、２２は２層目の配線金属
層を示し、２層目の配線金属層２２の材料はＡＺまたは
ＡＩを主成分としたＡｊＳｉなどの合金である。３１は
絶縁膜で、この絶縁膜３１はこの発明にとって特に重要
ではなく、従来用いられている熱酸化された５ｉｎ２や
ＣＶＤで付けられたＳｉｎ、でよい。
３２、３２２は層間絶縁膜で、これら層間絶縁膜３２１
，３２２がこの発明の最も特徴的な部分で、層間絶縁膜
３２１は従来使用されている屈折率が、９８前後のプラ
ズマＣＶＤによるＳｉＮ膜、層間絶縁膜３２２は屈折率
が、９４程度以下の同じ（３ｉＮ膜か、またはプラズマ
ＣＶＤによるＳｉＯ□膜あるいは５ｉｎ（この場合３ｉ
、０１ではなく ３１０ Ｘで、Ｘは２に近い２より小
さい値）である。３３は配線保護膜で、この配線保護膜
３３の選び方はこの発明にとって特に重要ではない。
，３２２がこの発明の最も特徴的な部分で、層間絶縁膜
３２１は従来使用されている屈折率が、９８前後のプラ
ズマＣＶＤによるＳｉＮ膜、層間絶縁膜３２２は屈折率
が、９４程度以下の同じ（３ｉＮ膜か、またはプラズマ
ＣＶＤによるＳｉＯ□膜あるいは５ｉｎ（この場合３ｉ
、０１ではなく ３１０ Ｘで、Ｘは２に近い２より小
さい値）である。３３は配線保護膜で、この配線保護膜
３３の選び方はこの発明にとって特に重要ではない。
これらの実施例でわかるように、この発明の特徴はスパ
ッタエッチを必要とする２層目以上の配線金属層の材料
がＡＩまたはＡＺを主成分とするときに、その下地膜で
ある層間絶縁膜に制限を設けることによってエツチング
残りという不具合を解消することにある。さらに言えば
、スパッタエッチ時のプラズマに晒される下地膜の表面
付近の層間絶縁膜３２１および３２２の膜質が重要であ
る。
ッタエッチを必要とする２層目以上の配線金属層の材料
がＡＩまたはＡＺを主成分とするときに、その下地膜で
ある層間絶縁膜に制限を設けることによってエツチング
残りという不具合を解消することにある。さらに言えば
、スパッタエッチ時のプラズマに晒される下地膜の表面
付近の層間絶縁膜３２１および３２２の膜質が重要であ
る。
次に、この実施例で示される構造の詳細について、第３
図の不具合発生の様子の説明図を参照して述べる。
図の不具合発生の様子の説明図を参照して述べる。
第３図は、第１図の実施例において、スノオッタエッチ
が必要とされる２層目の配線金属層２２を付けた直後の
半導体ウェハを示す。２１は１層目の配線金属層を示し
、３２はその上を覆う層間絶縁膜である。１層目の配線
金属層２１の断面形状にそってこの層間絶縁膜３２には
段差が形成されている。５１はスパッタ装置を構成する
半導体ウェハを保持および搬送するための治具で、パレ
ッ）・と呼ばれている。
が必要とされる２層目の配線金属層２２を付けた直後の
半導体ウェハを示す。２１は１層目の配線金属層を示し
、３２はその上を覆う層間絶縁膜である。１層目の配線
金属層２１の断面形状にそってこの層間絶縁膜３２には
段差が形成されている。５１はスパッタ装置を構成する
半導体ウェハを保持および搬送するための治具で、パレ
ッ）・と呼ばれている。
スパッタエッチは前述したように、電離したＡｒ＋イオ
ンをパレット側に印加した負の電位で加速して半導体ウ
ェハに衝突させ、これによって半導体ウェハ表面を物理
的にエツチングするものである。半導体ウェハ表面のエ
ツチング効果は、衝突Ａｒ＋イオンの密度の高いパレッ
ト面に平行な部分、すなわち平坦部６１で大きく、段差
部分の傾斜部６２では小さいこともまた容易に推察され
る。このエツチング効果は半導体ウェハ表面のみならず
、パレット表面５２でも生ずることもまた容易に推察さ
れる。
ンをパレット側に印加した負の電位で加速して半導体ウ
ェハに衝突させ、これによって半導体ウェハ表面を物理
的にエツチングするものである。半導体ウェハ表面のエ
ツチング効果は、衝突Ａｒ＋イオンの密度の高いパレッ
ト面に平行な部分、すなわち平坦部６１で大きく、段差
部分の傾斜部６２では小さいこともまた容易に推察され
る。このエツチング効果は半導体ウェハ表面のみならず
、パレット表面５２でも生ずることもまた容易に推察さ
れる。
乙のスパッタアウトされた微粒子は電荷をもたず、その
空間濃度分布に従って半導体ウェハおよびパレット表面
５２に付着堆積（デボ）する。すなわち、スパッタエッ
チ工程ではエツチングとスパッタアウトされたもののデ
ボが同時に進行する。
空間濃度分布に従って半導体ウェハおよびパレット表面
５２に付着堆積（デボ）する。すなわち、スパッタエッ
チ工程ではエツチングとスパッタアウトされたもののデ
ボが同時に進行する。
エツチング率がデボ率を上回れば、結果としてその部分
はエツチングされ、逆であればデボとなる。
はエツチングされ、逆であればデボとなる。
すでに述べたように、半導体ウェハ表面ではその形状に
よってエツチング率が異なり、段差の傾斜部６２ではデ
ボが上回る場合が生ずる。また、デポが上回らない場合
においても付着物質と半導体ウェハ表面の層間絶縁膜と
の化学的な反応によって異質な反応生成物（エツチング
残り）４１が形成される可能性がある。このような場合
でも、平坦部６１に比べて段差の傾斜部６２ではエツチ
ング率が少ない分だけ反応生成物４１が多くなると予想
される。
よってエツチング率が異なり、段差の傾斜部６２ではデ
ボが上回る場合が生ずる。また、デポが上回らない場合
においても付着物質と半導体ウェハ表面の層間絶縁膜と
の化学的な反応によって異質な反応生成物（エツチング
残り）４１が形成される可能性がある。このような場合
でも、平坦部６１に比べて段差の傾斜部６２ではエツチ
ング率が少ない分だけ反応生成物４１が多くなると予想
される。
デボされたもの、またはこの反応生成物４１が導電性で
、なおかつＡｌのエッチャントに溶けにくい性質を有す
るときに問題が生ずる。すなわち、２層目の配線金属層
２２をエツチングによって得ようとするとき、層間絶Ｎ
膜３２上に導電物質である反応生成物４１が残存するこ
とになるからである。
、なおかつＡｌのエッチャントに溶けにくい性質を有す
るときに問題が生ずる。すなわち、２層目の配線金属層
２２をエツチングによって得ようとするとき、層間絶Ｎ
膜３２上に導電物質である反応生成物４１が残存するこ
とになるからである。
本発明者らはＡＩエツチング後に残存するこの反応生成
物４１の発生要素となっているパレット表面５２の物質
２層間絶縁膜３２の２つについて詳細に調査した。この
結果を第１表に示す。
物４１の発生要素となっているパレット表面５２の物質
２層間絶縁膜３２の２つについて詳細に調査した。この
結果を第１表に示す。
パレット表面面５２の物質については、５ＵＳ３１６、
石英、また、石英にＡｌ膜を付けたもの。
石英、また、石英にＡｌ膜を付けたもの。
ＳＵＳ板にＡｔ’膜を付けたものの４種類、層間絶縁膜
３２については常圧ＣＶＤによろＳｉｎ、。
３２については常圧ＣＶＤによろＳｉｎ、。
プラズマＣＶＤによるＳｉｎ、プラズマＣＶＤによるＳ
ｉＮの３種類で、ＳｉＮ膜については屈折率をさらに振
り分けた。ＳｉＮ膜の屈折率はＳｉＨ，、ＮＨ，のガス
流量の比率を変えることで変えることができる。
ｉＮの３種類で、ＳｉＮ膜については屈折率をさらに振
り分けた。ＳｉＮ膜の屈折率はＳｉＨ，、ＮＨ，のガス
流量の比率を変えることで変えることができる。
導電性のエツチングの比較結果
０；発生なし、１〜１０；発生量（１０が最大）第
１ 表 第１表に示したように、パレット表面５２の物質が石英
のときのみ導電物質残は発生しない。しかし、パレット
を石英で作りスパックエッチごとに洗浄または新品と取
り替えて使用することはあまり経済的とは言えない。し
たがって、パレット表面がＡｊ’の時を考えると、層間
絶縁膜３２についてはＳｉＮ膜の時に導電物質残が発生
することがわかった。しかもＳｉＮ膜の屈折率が大きい
ほど発生量が増える傾向にあることがわかった。この結
果から、残存導電物質はスパッタエッチ時に５ｉ−Ｎの
結合が切断され、活性なＳｉ−結合手とＡＩとの反応生
成物が残存するものと考えられる。なぜなら、屈折率の
大きいＳｉＮはＳ ｉ ＩＪラッチあり、ＳｉＯ結合に
比べＳｉＮ結合は弱いからである。
１ 表 第１表に示したように、パレット表面５２の物質が石英
のときのみ導電物質残は発生しない。しかし、パレット
を石英で作りスパックエッチごとに洗浄または新品と取
り替えて使用することはあまり経済的とは言えない。し
たがって、パレット表面がＡｊ’の時を考えると、層間
絶縁膜３２についてはＳｉＮ膜の時に導電物質残が発生
することがわかった。しかもＳｉＮ膜の屈折率が大きい
ほど発生量が増える傾向にあることがわかった。この結
果から、残存導電物質はスパッタエッチ時に５ｉ−Ｎの
結合が切断され、活性なＳｉ−結合手とＡＩとの反応生
成物が残存するものと考えられる。なぜなら、屈折率の
大きいＳｉＮはＳ ｉ ＩＪラッチあり、ＳｉＯ結合に
比べＳｉＮ結合は弱いからである。
以上の実験結果から、この発明の妥当性と有効性が理解
される。さらに、屈折率の異なるＳｉＮ膜を層間絶ａＭ
として用いる実施例は層間絶縁膜を形成する際、同一の
プラズマＣＶＤ炉内でガス流量比を操作して得られると
いう経済的利点がある。
される。さらに、屈折率の異なるＳｉＮ膜を層間絶ａＭ
として用いる実施例は層間絶縁膜を形成する際、同一の
プラズマＣＶＤ炉内でガス流量比を操作して得られると
いう経済的利点がある。
なお、上記実施例では２層配線構造の半導体装置を示し
たが、さらに多層な配線構造のものにも適用できること
は言うまでもない。
たが、さらに多層な配線構造のものにも適用できること
は言うまでもない。
また、層間絶！ｉ膜の構造についてもＳｉＮを用いる場
合には、スパッタエッチを受ける表面近傍の屈折率を小
さくすることのみが要件であり、２層以上の屈折率の異
なる構造であっても同様な効果が得られることは明らか
である。
合には、スパッタエッチを受ける表面近傍の屈折率を小
さくすることのみが要件であり、２層以上の屈折率の異
なる構造であっても同様な効果が得られることは明らか
である。
同様に層間絶縁膜の表面をＳｉＯとする場合にも、その
下の膜構造が多種の秋によって構成されていても良い。
下の膜構造が多種の秋によって構成されていても良い。
この発明は以上詳細に説明したように、少なくとも２層
以上の配線金属層構造を有する半導体集積回路装置にお
いて、配線金属層間に用いられる層間絶縁膜を屈折率が
、９４以下の１層のＳｉＮ膜とするか、あるいは２層構
造として下側を３ｉＮ膜とし上側を５ｉｎ２とするかＳ
ｉＯとするか、あるいは屈折率が、９４以下のＳｉＮ膜
とするかした２層構造としたので、導電性のエツチング
残り量が発生しないので、高信頼性の半導体装置が得ら
れる利点がある。
以上の配線金属層構造を有する半導体集積回路装置にお
いて、配線金属層間に用いられる層間絶縁膜を屈折率が
、９４以下の１層のＳｉＮ膜とするか、あるいは２層構
造として下側を３ｉＮ膜とし上側を５ｉｎ２とするかＳ
ｉＯとするか、あるいは屈折率が、９４以下のＳｉＮ膜
とするかした２層構造としたので、導電性のエツチング
残り量が発生しないので、高信頼性の半導体装置が得ら
れる利点がある。
第１図はこの発明の第１の実施例による半導体装置を示
す断面図、第２図はこの発明の第２の実施例による半導
体装置を示す図、第３図は不具合発生の様子を説明する
断面図、第４図は従来の半導体装置を示す断面図、第５
図は従来の半導体装置の製造フローを示す図である。 図において、１１は半導体基板、２１は１層目の配線金
属層、２２は２層目の配線金属層、３１は絶縁膜、３２
，３２１，３２２は層間絶縁膜を示す。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 第 図 琳） 層間絶縁膜 第 図 第 図
す断面図、第２図はこの発明の第２の実施例による半導
体装置を示す図、第３図は不具合発生の様子を説明する
断面図、第４図は従来の半導体装置を示す断面図、第５
図は従来の半導体装置の製造フローを示す図である。 図において、１１は半導体基板、２１は１層目の配線金
属層、２２は２層目の配線金属層、３１は絶縁膜、３２
，３２１，３２２は層間絶縁膜を示す。 なお、各図中の同一符号は同一または相当部分を示す。 代理人 大 岩 増 雄 （外２名）第 図 第 図 琳） 層間絶縁膜 第 図 第 図
Claims (4)
- （１）少なくとも２層以上の配線金属層構造を有する半
導体集積回路装置において、前記配線金属層間に用いら
れる層間絶縁膜を屈折率が１．９４以下のＳｉＮ膜とし
たことを特徴とする半導体装置。 - （２）少なくとも２層以上の配線金属層構造を有する半
導体集積回路装置において、前記配線金属層間に用いら
れる層間絶縁膜を下側のＳｉＮ膜と上側のＳｉＯ＿２膜
との２層構造としたことを特徴とする半導体装置。 - （３）少なくとも２層以上の配線金属層構造を有する半
導体集積回路装置において、前記配線金属層間に用いら
れる層間絶縁膜は、上層をＳｉＯ膜とし、下層をＳｉＮ
膜との２層構造としたことを特徴とする半導体装置。 - （４）少なくとも２層以上の配線金属層構造を有する半
導体集積回路装置において、前記配線金属層間に用いら
れる層間絶縁膜を屈折率の異なる２種以上のＳｉＮ膜で
構成し、かつ上層のＳｉＮ膜の屈折率を１．９４以下と
したことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25246190A JPH04130753A (ja) | 1990-09-21 | 1990-09-21 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP25246190A JPH04130753A (ja) | 1990-09-21 | 1990-09-21 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04130753A true JPH04130753A (ja) | 1992-05-01 |
Family
ID=17237705
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP25246190A Pending JPH04130753A (ja) | 1990-09-21 | 1990-09-21 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04130753A (ja) |
-
1990
- 1990-09-21 JP JP25246190A patent/JPH04130753A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH1174224A (ja) | 銅用の改善されたタンタル含有バリア層 | |
| US5994235A (en) | Methods for etching an aluminum-containing layer | |
| US5227337A (en) | Interconnection forming method | |
| JP2000040671A (ja) | チタニウムアルミニウムナイトライド反射防止膜を利用した半導体素子の金属配線の形成方法 | |
| US5773890A (en) | Semiconductor device that prevents peeling of a titanium nitride film | |
| US6136691A (en) | In situ plasma clean for tungsten etching back | |
| JPH04130753A (ja) | 半導体装置 | |
| JP3596616B2 (ja) | 半導体装置の製造方法 | |
| JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
| US6426016B1 (en) | Method for etching passivation layers and antireflective layer on a substrate | |
| JPH04111319A (ja) | 半導体装置の製造方法 | |
| KR100197669B1 (ko) | 반도체 소자의 금속배선 형성방법 | |
| JPH06140401A (ja) | 集積回路装置 | |
| JP3323264B2 (ja) | 半導体装置の製造方法 | |
| US6309963B1 (en) | Method for manufacturing semiconductor device | |
| JPS5966125A (ja) | 半導体装置の製造方法 | |
| JP2840228B2 (ja) | 埋め込み配線形成方法 | |
| KR100840641B1 (ko) | 반도체 소자 형성 방법 | |
| JP2001053057A (ja) | 半導体装置の配線形成方法 | |
| KR100588666B1 (ko) | 반도체 소자의 금속배선 형성 방법 | |
| JPH1079358A (ja) | スパッタ法 | |
| JPH03255624A (ja) | 半導体装置の製造方法 | |
| JPH09237768A (ja) | 半導体装置及びその製造方法 | |
| JPH02219233A (ja) | 半導体装置の製造方法 | |
| KR950006341B1 (ko) | 금속배선 형성방법 |