JPH04111319A - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法

Info

Publication number
JPH04111319A
JPH04111319A JP23110890A JP23110890A JPH04111319A JP H04111319 A JPH04111319 A JP H04111319A JP 23110890 A JP23110890 A JP 23110890A JP 23110890 A JP23110890 A JP 23110890A JP H04111319 A JPH04111319 A JP H04111319A
Authority
JP
Japan
Prior art keywords
film
wiring
metal
layer
insulating film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP23110890A
Other languages
English (en)
Inventor
Shusuke Nishihara
西原 秀典
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP23110890A priority Critical patent/JPH04111319A/ja
Publication of JPH04111319A publication Critical patent/JPH04111319A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野1 この発明は、半導体装置の製造方法に関し、さらに詳し
くは、半導体集積回路における多層配線層の形成方法の
改良に係るものである。
〔従来の技術〕
第3図は、−例としての従来方法によって製造された2
層配線構造を有する半導体集積回路装置の要部構成を模
式的に示す断面斜視図であり、また、第4図(a)ない
しくe)は1層目配線形成後における2層目配線の形成
工程を順次模式的に示すそれぞれに断面図である。
第3図に示す従来例構成において、符号11は半導体基
板であり、こへでは、詳細構造について省略したが、公
知のように、ダイオード、トランジスタ構造などを構成
させるために必要なP型、N型の不純物拡散層、ならび
にこれらのPN接合が形成されている。
また、21はAl1またはi合金からなる1層目の配線
金属層であって、PN接合を保護するための5insか
らなる第1の絶縁膜31を下地として成膜、加工されて
いる。
さらに、22は同様にAρまたはAj2合金からなる2
層目の配線金属層であって、前記1層目の配線金属層2
1との電気的絶縁と、当該1層目の配線金属層21の保
護を目的とする層間絶縁膜32を下地として成膜、加工
されている。
なお、33は前記2層目の金属配線層22を保護するた
めの第2の絶縁膜である。
しかして、この場合、前記層間絶縁膜32には、1層目
の配線金属層21を侵さずに、比較的低温で成膜し得る
絶縁膜としてプラズマCVD法により形成されたSiN
膜が用いられ、このSiN膜については、化学量論的組
成(SisN41のときに密度が最も高く、水とかNa
なとの耐拡散性にも優れた性質を示す。
次に、第4図に示す2層目配線の形成工程において、前
記1層目の金属配線1121の形成後(第4図(a))
、まず、プラズマCVD法によって全面に眉間絶縁膜3
2を堆積させる(同図(b))と共に、1層目の金属配
線層21に結線する必要のある間膜対応部分に対し、周
知の写真製版技術、ならびにエツチング法により窓開け
を行なう(同図(C))。
続いて、これらの全面に対して2層目の配線となる金属
層22aを形成させる(同図(d))が、この金属層2
2aの形成には、一般にスパッタ法が用いられる。
こ\で、当該スパッタ法は、例久ば、数mTorr程度
のArなどの不活性ガスのプラズマを用い、電離したA
r”ガスイオンを電界により加速して金属ターゲットに
衝突させ、金属微粒子を得た上で、この金属微粒子によ
り金属薄膜を蒸着形成させる手段であって、この手段の
場合には、被蒸着側(半導体ウェハ側)にAr”ガスイ
オンを衝突させることにより、同時に、被蒸着面を物理
的にエツチングし得るもので、これをスパッタエッチと
呼んでいる。
そして、2N目の配線となる金属層22aをスパッタ法
により成膜させるのには、前記1層目の金属配線層21
との接触抵抗をできるだけ小さくするために、当該1層
目の金属配線層21での表面の酸化物などを除去するこ
とが必要であり、従って、このように不活性ガスにより
満たされた真空室内で、エツチングと金属膜の堆積、い
わゆるデポジットを可能にするというところの、こ\で
のスパッタエッチは、配線間に良好な接合を得られるこ
とから、−船釣に利用されている。
その後、前記のようにして2層目の配線となる金属層2
2aを形成した後、前記と同様に、写真製版法、ならび
にエツチング法により、当該金属層22aを成形して所
要の2層目の金属層8822を完成させるのである(同
図(e))。
[発明が解決しようとする課題] しかしながら、前記の工程を経て形成される従来の金属
配線層において、層間絶縁膜32をSiN膜で形成させ
、かつ2層目の金属配線層22の金属材料に八βまたは
A2合金を用い、前記形成方法によってl膜またはA4
2合金膜を形成させた後、当該配線のエツチングを化学
的に行なった場合には、下地となるSiN膜での段差部
分にあって、前記第4図(e)に示されているように、
エツチング残渣41が発生し、これが装置構成に好まし
くない影響をもたらすという不具合のあることが判明し
た。
従って、この発明の目的とするところは、前記金属配線
形成時における不具合発生のメカニズムを究明して改善
し、このような段差部でのエツチング残渣を発生しない
ようにして優れた品質の装置構成を得られるようにした
半導体装置の製造方法、こ\では、多1配線構造におけ
る金属配線層の形成方法を提倶することである。
〔課題を解決するための手段〕
前記目的を達成するために、この発明に係る半導体装置
の製造方法は、2層目の配線金属層の形成を2回に分け
て形成する複合膜構成とし、スパッタ法による2層目の
配線金属層の形成の際の化学的エツチングによる成形に
先立って、下地となる眉間絶縁膜としてのSiN膜が、
Ar”″プラズマに曝されないようにするために、まず
、当該SiN膜を金属保護膜で保護させておき、ついで
、主配線となる配線金属膜を形成させ、その後、これら
の保護金属膜、および配線金属膜の複合膜によるに線金
属層を所望パターン形状に成形させるようにしたもので
ある。
すなわち、この発明は、少なくとも2層以上の多層金属
配線構造を有し、かつ各金属配線層間の層間絶縁膜にS
iN膜構造を用いた半導体集積回路での金属配線層の形
成方法において、前記層間絶縁膜を下地としてAρまた
はへβ合金からなる2層目以後の配線金属層を堆積形成
させる際に、まず、眉間絶縁膜としてのSiN膜上に、
当該SiN膜保護のための1または1合金以外の金属に
よる保護金属膜を堆積させた後、ついで、主配線として
のA℃または1合金からなる配線金属膜を堆積させ、そ
の後、これらの保護金属膜、および配線金属膜の複合膜
による配線金属層を所望パターン形状に成形することを
特徴とする半導体装置の製造方法である。
[作   用] 従って、この発明方法では、半導体集積回路の多層配線
構造において、下地となる眉間絶縁膜としてのSiN膜
上に、Aj2またはへρ合金からなる2層目以後の配線
金属層をスパッタ法により堆積形成させる際に、まず、
当該SiN膜上にA℃またはAI2合金以外の金属によ
る保護金属膜を堆積させた後、ついで、主配線としての
Aβまたは1合金からなる配線金属膜を堆積させ、その
後、これらの保護金属膜、および配線金属膜の複合膜を
化学的エツチングにより所望パターン形状に成形させて
、2層目以後の配線金属層を形成させるようにしたので
、眉間絶縁膜としてのSiN膜が、金属保護膜で保護さ
れており、このために配線パターン成形時に、下地Si
N膜での段差部分にエツチング残渣を生ずる惧れがない
[実 施 例] 以下、この発明に係る半導体装置の製造方法の一実施例
につき、第1図および第2図を参照して詳細に説明する
第1図はこの実施例方法によって製造された2層配線構
造を有する半導体集積回路装置の要部構成を模式的に示
す断面斜視図、第2図(a)ないしくf)は1層目配線
形成後における2層目配線の形成工程を順次模式的に示
すそれぞれに断面図であり、これらの第1図、第2図実
施例において、前記第3図、第4図従来例と同一符号は
同一または相当部分を示している。
第1図に示す実施例構成においても、符号11は半導体
基板であり、こ\では、詳細構造について省略したが、
公知のように、ダイオード、トランジスタ構造などを構
成させるために必要なP型、N型の不純物拡散層、なら
びにこれらのPN接合が形成されている。
また、21は1層目の配線金属層であって、その配線材
料には、八2またはへβ合金が用いられると共に、前記
PN接合を保護する第1の絶縁膜31を下地として成膜
、加工されており、こ\での前記第1の絶縁膜31につ
いては、熱酸化により形成されたSiO□、またはCV
D法によるSiO□であってよい。
さらに、22はこの発明の特徴とする保護金属膜221
と配線金属膜222との複合層にした2層目の配線金属
層であって、前記1層目の配線金属層21に対する電気
的絶縁と、当該1層目の配線金属層21の保護を目的と
する眉間絶縁膜32を下地として成膜、加工され、この
眉間絶縁膜32については、前記したようにプラズマC
VD法によるSiN膜であってよく、こ\での前記複合
層にされたT1の保護金属膜221は、当該眉間絶縁膜
32を保護するためのもので、八βまたはA2合金以外
の金属。
例えば、Crが用いられ、かつ上層の配線金属膜222
は、主配線層となるもので、こ\では、A℃−1%SL
のA2合金が用いられる。
なお、33はこれらの1層目の配線金属層21.および
2層目の配線金属層22 (221,222)を保護す
る第2の絶縁膜である。
次に、第2図に示す2層目配線の形成工程において、前
記1層目の金属配線層21の形成後(第2図(a))、
まず、プラズマCVD法によって、これらの全面に対し
、 SiN膜からなる眉間絶縁膜32を堆積させ(同図
(b))、引き続き、スパッタ法により、前記1間絶縁
膜32の全面に対し、当該1間絶縁膜32の保護膜とし
て、AJ2またはA℃合金以外の金属、こSでは、Cr
からなる保護金属膜221aを0.1〜0.5μm程度
堆積させた後(同図(C))、前記1層目の金属配線層
21に結線する必要のある各膜32.221aの該当部
分に対し、周知の写真製版技術、ならびにエツチング法
により、窓開けを行なう(同図(d))。
ついで、この状態において、前記1層目の金属配線層2
1との接触抵抗を小さくするために、前記した如(、ス
パッタエツチングを行なった上で、スパッタ法により、
前記窓開は部を含む保護金属膜221aの全面に対して
、こ\では、A℃−1%SLの1合金からなる配線金属
膜222aを堆積させ(同図(e))、その後、前記と
同様に、写真製版法、ならびにエツチング法により、当
該配線金属膜222aと保護金属膜221aとをそれぞ
れ同時に成形して、所要の複合膜による保護金属膜22
1と配線金属膜222との2層目の配線金属層22を完
成させるのである(同図(f))。
そして、前記工程においては、SiN膜からなる層間絶
縁膜32をAρまたはA4合金以外の金属からなる保護
金属膜221aによって予め保護させであるだめに、A
℃またはへρ合金からなる配線金属膜222aの形成の
際でのスパッタエツチングによっても、最終的には、前
記した従来の方法でのように、当該層間絶縁膜32上の
段差部分にエツチング残渣41が発生するようなことが
ない。
以上、実施例の説明でも明らかなように、この発明の特
徴とするところは、SiN膜からなる眉間絶縁膜32上
に、2層目以後の配線金属層22をパターン成形して形
成する場合にあって、当該配線金属材料がA℃または八
ρを主成分とし、その成形にスパッタエツチングを必要
とするとき、当該配線金属層22の形成に条件を設け、
これによって眉間絶縁膜32上の段差部分にエツチング
残渣を生じないようにした点、つまり換言すると、下地
としてのSiN膜からなる眉間絶縁膜32が、スパッタ
エツチング時にプラズマに直接、曝されることのないよ
うにした点である。
次に、この実施例方法における作用、および効果につい
て述べる。
第5図は、従来方法でのスパッタエツチングを必要とす
る2JII目の配線金属層を形成した直後の装置態様を
示している。
こ\で、前記と同様に、21は1層目の配線金属層、3
2はその上を覆う眉間絶縁膜であって、当該1層目の配
線金属層21の断面形状に沿って段差部が形成されてい
る。22aはこの眉間絶縁膜32上に堆積形成された成
形前の2層目の配線金属層である。また、51はウェハ
を保持、かつ搬送するためのスパッタ装置の治具であっ
てパレットと呼ばれており、先にも述べたように、スパ
ッタエツチングは、このパレット51側に印加される負
の電位により、電離したAr”イオンを加速してウェハ
に衝突させ、これによって当該ウニへの表面を物理的に
エツチングする。この場合、ウニ八表面でのエツチング
効果は、衝突されるAr”イオンの密度の高いパレット
面に平行な眉間絶縁膜32の平坦部61で大きく、段差
部対応の傾斜部62で小さくなり、かつ当該効果は、ウ
ニ八表面だけでな(、パレット表面52においても生ず
ることも容易に推察されるところである。
また、このスパッタエツチング中に、スパッタアウトさ
れる微粒子は電荷をもたず、その空間濃度分布に従って
ウェハ、およびパレットの各表面に付着堆積(デポジッ
ト)される。すなわち、スバッタエッチング工程では、
エツチングとスパッタアウトされたものXデポジットが
同時に進行するもので、エツチング率がデポジット率を
上回れば、結果として、その部分がエツチングされ、か
つ逆であれば、デポジットどなる。
先にも述べたように、ウニ八表面では、その形状に対応
してエツチング率が異なるもので、眉間絶縁膜32の平
坦部61に比較するとき、段差傾斜部62においては、
デポジットが上回る場合を生じ、かったとえデポジット
が上回らない場合でも、付着物質とウニ八表面の層間絶
縁膜32との化学的な反応によって、異質な反応生成物
、つまりこ\では、前記したエツチング残渣41が形成
される可能性があり、かつこのような場合でも、前記と
同様に、平坦部61に比較して段差傾斜部62では、エ
ツチング率の少ない分だけ当該反応生成物41が多(な
るものと予測される。
そして、前記デポジットされたもの、または反応生成物
41が、導電性であってかつAρのエッチャントに溶け
にくい性状のものであるときに問題を生ずる。すなわち
、2層目の配線パターンをエツチングによって成形させ
るときに、層間絶縁膜32上にあって導電物質としての
反応生成物41が残存することになるからである。
こSて、発明者らは、lエツチング後に残存する導電物
質としての反応生成物41の発生要素となっている。パ
レット表面物質とスパッタエツチング時の下地構造との
2点の関係について詳細に検討した。
この結果を次の第1表に示す。同表において、パレット
表面物質については、5LIS316.石英、および石
英に/l膜を付けたもの、 5tJS31B板にA2膜
を付けたもの14種類とし、下地構造については、プラ
ズマCVDによるSt、2. SiN、およびこの発明
でのプラズマCVDによるSiNにA2−1%Si膜を
付けたもの′−3種類とした。
U 導電物質残存の有無についての比較○;残存なし、
×;残存あり。
上表から明らかなように、パレット表面物質が石英のと
きにのみ導電物質の残存がない。しかし一方で、パレッ
トを石英製とし、かつスパッタリングの各バッチ毎に、
これを洗浄、もしくは新品に取り替えて使用するのは、
あまり経済的であるとは云えない。従って、この点から
パレット表面がiのときを考慮すると、眉間絶縁膜につ
いては、これがSiN膜のときに導電物質の残存を発生
することが判った。
そして、この結果から残存導電物質は、スパッタエッチ
時にSiN膜がプラズマに曝されることによって5L−
Nの結合が切断され、活性なSi−結合手とA[との反
応生成物として残存するものと考えられるのである。何
故ならば、SiO結合に比較してSiN結合が弱いから
である。
すなわち、以上の実験結果から、この実施例での妥当性
と有効性とが理解される。
なお、前記実施例においては、2層配線構造による配線
金属膜の形成方法について述べたが、さらに多層の配線
構造にも適用して同様な作用、効果が得られることは勿
論であり、また、実施例では、SiN膜の保護金属膜を
Crとした場合について述べたが、そのほかにも、A2
との密着性がよ(て低抵抗のiまたはへβ合金以外の金
属であれば自由に選択可能であり、かつその膜厚につい
ても任意に設定し得る。
[発明の効果] 以上詳述したように、この発明方法によれば、少なくと
も2層以上の多層金属配線構造を有し、かつ各金属配線
層間の眉間絶縁膜にSiN膜構造を用いた半導体集積回
路での金属配線層の形成方法において、下地となる眉間
絶縁膜としての5iNlll上に、Aβまたはへβ合金
からなる2層目以後の配線金属層をスパッタ法により堆
積形成させる際に、まず、当該SiN膜上にAβまたは
AI2合金以外の金属による保護金属膜を堆積させた後
、ついで、主配線としてのAρまたはAl合金らなる配
線金属膜を堆積させ、その後、これらの保護金属膜、お
よび配線金属膜の複合膜を化学的エツチングにより所望
パターン形状に成形させて、2層目以後の配線金属層を
形成させるようにしたので、眉間絶縁膜としてのSiN
膜が、金属保護膜で保護されており、このために配線パ
ターン成形時に、下地SiN膜での段差部分にエツチン
グ残渣を生ずる慣れがなく、従って、結果的に優れた品
質の配線金属層、ひいては、半導体装置を容易に製造し
得るものである。
【図面の簡単な説明】
第1図はこの発明方法の一実施例によって製造された2
層配線構造を有する半導体集積回路装置の要部構成を模
式的に示す断面斜視図、第2図(a)ないしくf)は同
上1層目配線形成後における2層目配線の形成工程を順
次模式的に示すそれぞれに断面図であり、また、第3図
は従来例方法によって製造された2層配線構造を有する
半導体集積回路装置の要部構成を模式的に示す断面斜視
図、第4図(a)ないしくe)は同上1層目配線形成後
における2層目配線の形成工程を順次模式的に示すそれ
ぞれに断面図、第5図は同上2層目配線の形成時に発生
するエツチング残渣の状態を模式的に示す断面説明図で
ある。 11・・・・半導体基板、 21・・・・1層目の配線金属層、 22・・・・成形後の2層目の配線金属層、32・・・
・層間絶縁膜(SiN膜)、33・・・・第2の絶縁膜
、 41・・・・エツチング残渣、 51・・・・パレット、  52・・・・パレ・シロ1
・・・・層間絶縁膜の平坦部、 62・・・・層間絶縁膜の段差傾斜部。

Claims (1)

    【特許請求の範囲】
  1. 少なくとも2層以上の多層金属配線構造を有し、かつ各
    金属配線層間の層間絶縁膜にSiN膜構造を用いた半導
    体集積回路での金属配線層の形成方法において、前記層
    間絶縁膜を下地としてAlまたはAl合金からなる2層
    目以後の配線金属層を堆積形成させる際に、まず、前記
    層間絶縁膜としてのSiN膜上に、当該SiN膜保護の
    ためのAlまたはAl合金以外の金属による保護金属膜
    を堆積させた後、ついで、主配線としてのAlまたはA
    l合金からなる配線金属膜を堆積させ、その後、これら
    の保護金属膜、および配線金属膜の複合膜による配線金
    属層を所望パターン形状に成形することを特徴とする半
    導体装置の製造方法。
JP23110890A 1990-08-30 1990-08-30 半導体装置の製造方法 Pending JPH04111319A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23110890A JPH04111319A (ja) 1990-08-30 1990-08-30 半導体装置の製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23110890A JPH04111319A (ja) 1990-08-30 1990-08-30 半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JPH04111319A true JPH04111319A (ja) 1992-04-13

Family

ID=16918428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23110890A Pending JPH04111319A (ja) 1990-08-30 1990-08-30 半導体装置の製造方法

Country Status (1)

Country Link
JP (1) JPH04111319A (ja)

Similar Documents

Publication Publication Date Title
US4937652A (en) Semiconductor device and method of manufacturing the same
US20070032075A1 (en) Deposition method for wiring thin film
JP2003092271A (ja) 半導体装置及びその製造方法
JPH07221181A (ja) 半導体素子の金属配線の形成方法
JPH04111319A (ja) 半導体装置の製造方法
JPH04100221A (ja) 半導体装置の製造方法
JPH0291940A (ja) 半導体装置の製造方法
JP3099406B2 (ja) 集積回路の多層配線構造
JP2004119532A (ja) 半導体装置およびその製造方法
JPS60176231A (ja) 化合物半導体素子の電極の形成方法
JPH04130753A (ja) 半導体装置
JPH06140401A (ja) 集積回路装置
JPH025521A (ja) 半導体装置の製造方法
JPH06326105A (ja) 半導体装置の積層配線構造
TW477050B (en) Method to avoid generating aluminum whisker defect in the manufacturing process of W-plug structure
JP4207284B2 (ja) 半導体装置の製造方法
JP2000164705A (ja) 配線形成方法及び半導体集積回路装置
JPS5933253B2 (ja) 半導体装置の電極形成方法
JPS5966125A (ja) 半導体装置の製造方法
JP3641488B2 (ja) 多層配線構造の形成方法
JPH06275721A (ja) 薄膜形成方法
JPH04286112A (ja) スパッタリングに関わる半導体装置の製造方法
JP3329148B2 (ja) 配線形成方法
KR19980015329A (ko) 장벽금속층 형성방법
JPS63318139A (ja) 金属薄膜配線