JP2840228B2 - 埋め込み配線形成方法 - Google Patents
埋め込み配線形成方法Info
- Publication number
- JP2840228B2 JP2840228B2 JP27951296A JP27951296A JP2840228B2 JP 2840228 B2 JP2840228 B2 JP 2840228B2 JP 27951296 A JP27951296 A JP 27951296A JP 27951296 A JP27951296 A JP 27951296A JP 2840228 B2 JP2840228 B2 JP 2840228B2
- Authority
- JP
- Japan
- Prior art keywords
- film
- forming
- conductive film
- wiring
- metal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Electrodes Of Semiconductors (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Description
置の製造工程等において、絶縁膜に形成された凹状溝等
の凹部に配線用金属を埋め込んで埋め込み配線を形成す
る方法に関し、特に、配線用金属が酸化したり絶縁膜中
に拡散したりする事態を防止する技術に関する。
ている配線用金属としてはアルミニウム合金が用いられ
ることが多いが、アルミニウム合金と比較して抵抗が低
く且つエレクトロマイグレーション耐性に優れている銅
又は銅合金が次世代の配線用金属として有望視されてい
る。
する最大の課題は、銅配線の酸化の防止、銅配線の絶縁
層中への拡散の防止及び銅膜に対する加工性である。特
に、銅配線を構成する銅又は銅合金は、層間絶縁膜とし
て用いられるSiO2 膜により酸化したり、SiO2 膜
中に拡散したりし易いので、層間絶縁膜の下に形成され
ているトランジスタ等デバイスに悪影響を与える虞れが
ある。そこで、銅配線と層間絶縁膜との間に各種のバリ
ア層を形成することが提案されている。
Ti合金に対して800℃の温度下におけるN2 アニー
ルを行なってTiN膜からなるバリア層を形成すること
により銅の酸化及び拡散を防止する方法が提案されてい
る。
ffusion Barrier Properties of Transition Metals an
d Their Nitrides for Cu Interconnections”T.Nakao
et.al.,VMIC(1994)には、W膜に対してECRプラズマ
法によるプラズマ窒化を行なって窒化タングステン膜か
らなるバリア層を形成する方法が提案されている。
金からなる銅配線を用いて多層金属配線を形成する場
合、下層の銅配線の酸化及び拡散を抑制するためには、
バリア層に対する熱処理の温度を600℃以下に抑える
必要があるが、前者の方法のように600℃以下の温度
下におけるN2 アニールではTiN膜を形成することが
できない。一方、800℃程度の温度下におけるN2 ア
ニールによりTiN膜を形成すると、下層の銅配線の酸
化及び拡散の問題が起きてしまう。従って、N2 アニー
ルによるバリア層の形成と銅配線の採用とは両立し難い
という問題がある。
を形成できるため、下層の銅配線の酸化及び拡散という
問題は起こらないので、プラズマ窒化によるバリア層の
形成と銅配線の採用とは両立可能である。ところが、銅
はアルミニウムと異なり、ハロゲン化合物が不揮発性で
あるため、銅膜に対してドライエッチングを行なって銅
配線を形成することは非常に困難である。
状溝を形成した後、全面に亘って銅を堆積して凹状溝に
銅が埋め込まれるように銅膜を形成し、その後、銅膜に
おける凹状溝の外側の部分を除去して銅からなる埋め込
み配線を形成する方法が提案されている。
配線を形成する場合には、凹状溝の底部のみならず側壁
部にもバリア層を形成しておかなければならない。特開
平06−275623号においては、前述したように、
凹状溝の底部及び側壁部に金属を堆積して金属膜を形成
した後、該金属膜に対してECRプラズマ法によるプラ
ズマ窒化を行なうことにより、前記金属の窒化膜からな
るバリア層を形成しており、このときの処理圧力は1m
Torrとしている。
窒化を行なって金属の窒化膜からなるバリア層を形成す
る従来の方法には、図6(a),(b)に示すような問
題がある。図6(a)は、シリコン基板11の上にシリ
コン酸化膜12を堆積した後、該シリコン酸化膜12に
凹状溝13を形成し、次に、シリコン酸化膜12の上に
全面に亘ってタングステン膜15を堆積した後、プラズ
マ窒化法によりタングステン膜15の表面に窒化タング
ステン膜17を形成する工程を示している。この場合、
1mTorrにおける窒素イオンの平均自由工程は、1
0cm以上であって、プラズマ発生領域とシリコン基板
との間のシース領域のシース長(約3mm)に比べてか
なり大きいので、シース領域において窒素イオンが窒素
分子と衝突する可能性は極めて低い。このため、図6
(a)に示すように、窒素イオン16はシリコン基板1
1に対してほぼ垂直な方向から入射する。従って、窒素
イオン16はタングステン膜15における凹状溝13の
側壁部には殆ど到達することがないため、タングステン
膜15の凹状溝13の側壁部においては窒化反応が促進
されないので、凹状溝13の側壁部には窒化タングステ
ン膜17が形成されないことになる。
側壁部に窒化タングステン膜17が形成されない状態
で、図6(b)に示すように、全面に亘って銅膜18を
堆積すると、タングステン膜15が銅膜18に対する充
分なバリア性を有していないので、銅膜18はタングス
テン膜15における凹状溝13の側壁部を通ってシリコ
ン酸化膜12中に拡散し、シリコン基板11上に形成さ
れたデバイスに悪影響を与えるという問題がある。
に高融点金属を堆積して金属膜を形成する工程は、凹状
溝の底部及び側壁部に対するカバレッジが良好なCVD
法により行なうことが好ましいが、この場合、次のよう
な問題がある。すなわち、低抵抗な金属膜を形成するべ
く堆積する高融点金属の結晶成長を促進させると、金属
膜の表面に凹凸ができてしまい、金属膜をプラズマ窒化
処理する際に、金属膜表面の凹凸によって窒化が進む部
位と遅れる部位とが発生する。このために、均一に窒化
された金属窒化膜よりなるバリア層が得られないという
問題もある。
点導電性材料よりなる導電膜に対してプラズマ窒化を行
なうにも拘らず、該導電膜における凹部の側壁部にも確
実に高融点導電性材料の窒化膜が形成されるようにする
ことを目的とする。
の圧力下において高融点導電性材料よりなる導電膜に対
してプラズマ窒化を行なうと、該導電膜における凹部の
側壁部にも窒素イオンが到達して該導電膜が確実に窒化
されるということを見い出し、該知見に基づいて成され
たものである。
は、埋め込み配線形成方法を、半導体基板上の絶縁膜に
凹部を形成する第1の工程と、前記絶縁膜の上に高融点
導電性材料を堆積することにより、該高融点導電性材料
からなり前記絶縁膜の凹部と対応する部位に凹部を有す
る第1の導電膜を形成する第2の工程と、10Pa以上
の圧力に保たれた真空槽内に前記半導体基板を保持した
状態で前記第1の導電膜の表面部をプラズマ窒化するこ
とにより、前記高融点導電性材料の窒化物からなり前記
第1の導電膜の凹部と対応する部位に凹部を有する第2
の導電膜を形成する第3の工程と、前記第2の導電膜の
上に配線用金属を前記第2の導電膜の凹部に前記配線用
金属が埋め込まれるように堆積することにより、前記配
線用金属からなる金属膜を形成する第4の工程と、前記
第1の導電膜、第2の導電膜及び金属膜における前記絶
縁膜の凹部の外側に位置する部分を除去して、前記第2
の導電膜の凹部内に前記配線用金属からなる埋め込み配
線を形成する第5の工程とを備えている構成とするもの
である。
る。
の圧力Pに反比例するから、窒素イオンの平均自由工程
λi は、圧力Pが1mTorrのときに10cm以上で
あるのに対して、圧力Pが10Pa(75mTorr)
のときには1mm程度となる。従って、数mmのシース
長Lshを持つシース領域を通過する窒素イオンは気体分
子(窒素分子)と平均数回程度衝突することになる。
は、 Lsh=bP-a(a、b:定数、0<a<0.5)……
(1)の関係があり、シース長Lshも圧力Pが高くなる
につれて小さくなるので、シース領域における衝突回数
が圧力に単純に反比例することはない。
ないアノード型カップルド型プラズマ装置や、負バイア
ス印加を行なわないプラズマ処理装置においては、定数
aは殆ど0であるため、シース長Lshは圧力Pと殆ど無
関係である。従って、これらのプラズマ装置を用いる場
合において圧力Pが10Pa以上であると、シース領域
において窒素イオンは気体分子と平均数回程度衝突する
ので、半導体基板に対して垂直方向から衝突しない(つ
まり斜め方向から衝突する)窒素イオンが多数発生す
る。この場合、半導体基板に対して斜め方向から入射す
る窒素イオンは凹部の底部のみならず凹部の側壁にも衝
突するので、凹部の側壁に形成された高融点導電性材料
よりなる第1の導電膜の窒化反応が促進される。
率的には、大部分の窒素イオンは半導体基板に到達する
までに少なくとも1回は気体分子と衝突する。
記第3の工程は、50Pa以上の圧力に保たれた前記真
空槽内に前記半導体基板を保持して前記第1の導電膜の
表面部をプラズマ窒化する工程を含む構成を付加するも
のである。
が起きる。すなわち、真空槽内が50Pa以上の圧力に
保持されているため、シース領域において窒素イオンは
気体分子と平均10回以上衝突するので、窒素イオンは
半導体基板に衝突する直前に気体分子と衝突する割合が
極めて高くなる。このため、窒素イオンはシース領域に
おいて半導体基板に対して垂直な方向に加速されている
が、ある程度の大きさの基板垂直方向のエネルギーを持
つ窒素イオンが半導体基板に衝突する直前に気体分子と
衝突すると、窒素イオンの半導体基板に対して平行な方
向のエネルギーは増加する。従って、半導体基板に対し
て浅い角度で入射する窒素イオンの割合が増加する。
記第4の工程における配線用金属は銅又は銅合金である
という限定を付加するものである。
記第2の工程における高融点導電性材料はチタン、タン
タル又はタングステンであるという限定を付加するもの
である。
記第3の工程は、前記半導体基板をアース電位又は正電
位に保持した状態でプラズマ窒化を行なう工程を含む構
成を付加するものである。
る。すなわち、半導体基板側に陰極降下電圧VDCが発生
するカソードカップルド型プラズマ装置や、基板側に負
バイアスを印加するプラズマ処理装置においては、プラ
ズマ電位以上の電位によって窒素イオンが加速される。
プラズマ窒化工程において、窒素イオンが窒素分子と衝
突して散乱される角度(反跳角度)にはイオンエネルギ
ー依存性があり、イオンエネルギーが小さいほど広い角
度に散乱される。従って、前述したプラズマ電位以上の
電位によって窒素イオンが加速されるプラズマ装置にお
いては、窒素イオンが気体分子と衝突しても、凹部の側
壁部の第1の導電膜を窒化できるような浅い角度で半導
体基板に入射することは難しい。ところが、半導体基板
をアース電位又は正電位に保持した状態でプラズマ窒化
を行なうと、窒素イオンはプラズマ電位のみによって加
速されることになるため、窒素イオンの反跳角度が拡が
るので、窒素イオンは半導体基板に対して浅い角度で入
射することになる。
記第2の工程は、CVD法により前記金属を堆積する工
程を含むという構成を付加するものである。
成する工程はCVD法により行なわれるので、絶縁膜の
凹部の底部及び側壁部にに対して優れたカバレッジを持
つ第1の導電膜を形成することができる。
記第2の工程は、前記高融点導電性材料の結晶化が抑え
られる温度領域で該高融点導電性材料を堆積することに
より、該高融点導電性材料の少なくとも一部がアモルフ
ァスな状態で前記第1の導電膜を形成する工程を含む構
成を付加するものである。
成する高融点導電性材料の結晶化が抑えられる温度領域
で該高融点導電性材料を堆積することにより、該高融点
導電性材料の少なくとも一部がアモルファスな状態で第
1の導電膜を形成するため、第1の導電膜の表面に凹凸
ができにくいので、第1の導電膜の表面部に対してプラ
ズマ窒化処理を行なって第2の導電膜を形成する際に、
第1の導電膜に対する窒化がほぼ均一な速度で進む。
態に係る埋め込み配線形成方法の工程順断面図を示して
いる。
基板11の上にプラズマCVD法により絶縁膜としての
膜厚1.5μmのシリコン酸化膜12を堆積した後、シ
リコン酸化膜12に深さ600nmの配線パターンの凹
状溝13を形成する。
酸化膜12の上にスパッタ法により密着層としての膜厚
30nmのチタン膜14を堆積した後、チタン膜14の
上にWF6 ガスを用いる熱CVD法により、高融点導電
性材料からなる第1の導電膜としての膜厚50nmのタ
ングステン膜15を堆積する。一般的には、熱CVD法
によりタングステン膜を形成する際の処理温度として
は、結晶成長が十分に進み、比抵抗の小さい膜を堆積で
きる450℃程度が採用される。ところが、結晶成長が
十分に進むと、タングステン膜15の表面には数十nm
の凹凸が生じてしまい、凹状溝12の開口部からみると
凹状溝12の側壁における凸部の下側に影ができてしま
う。側壁における凸部の影になる領域には、後述するプ
ラズマ窒化処理の際にタングステン膜15の窒化が十分
に進まないので、結晶成長を抑制するために350℃程
度の温度で熱CVD法を行なって、表面が平滑なタング
ステン膜15を堆積することが好ましい。
ング型プラズマ装置を用いて、図1(c)に示すよう
に、窒素イオン16をタングステン膜15の表面に到達
させて、タングステン膜15の表面に銅に対するバリア
層となる第2の導電膜としての窒化タングステン膜17
を形成する。図4において、20は真空槽、21は真空
槽20内に設けられておりシリコン基板11を保持する
アノード電極となる試料台であって、該試料台21は接
地されている。また、図4において、22は試料台21
に対向するように設けられたカソード電極となる対向電
極であって、該対向電極22には高周波電力が印加され
る。これにより、試料台21と対向電極22との間のプ
ラズマ領域23においてプラズマが発生する。このよう
なアノードカップリング型プラズマ装置を用いて窒化タ
ングステン膜17を形成すると、シリコン基板11に陰
極降下電圧が発生しないため、前記の(1)式におい
て、定数aが殆ど0になるので、シース長Lshは圧力P
とは無関係になる。
ングステン膜17を形成する処理条件について説明す
る。
て斜め方向に入射するような処理条件としては、例えば ガスの種類 :N2 ガス流量 :100sccm 圧力 :10Pa(75mTorr) RFパワー :500W 試料台温度 :25℃ 処理時間 :60sec が挙げられる。
は、窒素イオン16の平均自由工程は1mm程度である
ので、図3に示すように、シース長が約3mmのシース
領域を通過する窒素イオン16は窒素分子と平均3回の
頻度で衝突する。また、窒素イオン16の平均衝突回数
が3回以上であれば、ほぼすべての窒素イオン16がシ
リコン基板11に到達するまでに少なくとも1回は窒素
分子を衝突することになる。このように、真空槽20の
内部圧力を10Pa以上にすると、シース領域におい
て、窒素イオン16は確実に窒素分子と衝突するため、
ほぼすべての窒素イオン16が、シリコン基板11に対
して斜め方向から入射し、タングステン膜15における
凹状溝13の底部のみならず側壁部にも到達するように
なるので、タングステン膜15における凹状溝13の側
壁部においても窒化反応が促進される。
おいて加速されるため、シリコン基板11に到達する直
前においては、シリコン基板11に対して垂直な方向の
エネルギーが大きくなっている。従って、窒素イオン1
6がシリコン基板11に到達する直前に窒素分子と衝突
することが好ましい。このためには、窒素イオン16の
シース領域における窒素分子との平均衝突回数は10回
以上であることが好ましく、このような処理圧力は50
Pa(375mTorr)以上である。
シリコン基板11に対して浅い角度で入射する窒素イオ
ン16の割合が急激に増加するため、タングステン膜1
5の凹状溝13においては、側壁部を含むすべての面に
おいて均一に窒化タングステン膜17を形成することが
可能になるので、より効果的である。
ネルギーを必要以上に大きくしないアノードカップリン
グ型プラズマ装置を用いているため、窒素イオン16の
反跳角度が大きくなり、窒素イオン16はシリコン基板
11に対してより斜め方向に入射することができる。
装置及び処理条件を用いるため、350℃程度の低温に
おける熱CVD法により表面が平滑なタングステン膜1
5が堆積されることと、窒素イオン16がシリコン基板
11に対して斜め方向から入射してタングステン膜15
における凹状溝13の側壁に確実に衝突することとが合
わさって、凹状溝13の側壁に窒化タングステン膜17
を確実且つ均一に形成することができる。
ステン膜17を形成する際の圧力として、10Paを用
いたが、圧力を50Pa又は100Pa程度にすると、
シリコン基板11に対して浅い角度で入射する窒素イオ
ン16の割合が増加するので、凹状溝13の側壁に窒化
タングステン膜17をより均一に形成することができ
る。
うにアノードカップリング型プラズマ装置を用いてタン
グステン膜15のプラズマ窒化を行なったが、バイアス
無印加のICP(容量結合型プラズマ)や、マイクロ波
プラズマ発生装置等を用いても同等の効果が得られる。
シリコン基板11側に陰極降下電圧VDCが発生するカソ
ードカップルド型プラズマ装置や、シリコン基板11側
に負バイアスを印加するプラズマ処理装置は、反跳角度
のイオンエネルギー依存性により、窒素イオン16の持
つシリコン基板11に垂直な方向のエネルギーが大きく
なってしまうので、避けることが好ましい。すなわち、
試料台21を接地する等して、プラズマ電位のみによっ
てイオンを加速させることが好ましい。
法により膜厚800nmの金属膜としての銅膜18を全
面に堆積した後、銅膜18に対して水素雰囲気中で40
0℃の熱処理を行なって、銅膜18を凹状溝13の内部
に流し込む。
に示すように、凹状溝13の外部に堆積されているチタ
ン膜14、タングステン膜15、窒化タングステン膜1
7及び銅膜18を除去する。その後、既知の方法により
シリコン窒化膜等を含む層間絶縁膜を堆積した後、該層
間絶縁膜の上に配線層を形成することにより、多層配線
を形成する。
理圧力Pと、タングステン膜15中に拡散した銅濃度と
の関係を示しており、処理圧力が10Pa以上になる
と、銅濃度が著しく低下することが分かる。これによ
り、タングステン膜15における凹状溝13の底部及び
側壁部に窒化タングステン膜17が確実に形成されてい
ることを確認できた。また、図5から、処理圧力が10
0Pa以上になると、銅の拡散量を4桁程度抑制でき、
タングステン膜15における凹状溝13の底部及び側壁
部に窒化タングステン膜17がより確実に形成されてい
ることが分かる。
ラズマ窒化プロセスにおいて、前記の処理装置及び処理
条件を用いるため、窒素イオン16はシリコン基板11
に対して確実に斜め方向から入射し、タングステン膜1
5における凹状溝13の側壁部に効率良く到達するの
で、該側壁部においても窒化タングステン膜17を確実
に形成することができる。これにより、銅膜18のシリ
コン酸化膜12への拡散が抑制され、配線抵抗が低くト
ランジスタ等の素子に悪影響を及ぼさない埋め込み銅配
線を形成することが可能になる。
性材料としてタングステンを用い、タングステン膜15
に対するプラズマ窒化によりバリア層となる窒化タング
ステン膜17を形成したが、窒化タングステン膜17に
代えて、チタン膜やタンタル膜等の他の高融点金属膜を
用いることができ、これら他の高融点金属膜に対するプ
ラズマ窒化によって形成される窒化チタン膜や窒化タン
タル膜等のバリア層を用いることもできる。また、高融
点導電性材料として窒化チタン等を用い、該窒化チタン
等よりなる高融点導電膜に対するプラズマ窒化によって
形成されるバリア性が向上したバリア層を窒化タングス
テン膜17に代えて用いることもできる。
テン膜15のシリコン酸化膜12に対する密着性を向上
させるため、シリコン酸化膜12の上に密着層としての
チタン膜14を堆積したが、バリア層として窒化チタン
膜を形成する場合には前記の密着層はなくてもよい。
属としては銅を用いたが、銅に代えて、銅合金、金又は
銀を用いてよい。
方法によると、真空槽内を10Pa以上の圧力に保持し
た状態で第1の導電膜の表面部をプラズマ窒化するた
め、ほぼすべての窒素イオンがシース領域において窒素
分子と最低1回衝突するので、試料台に対して垂直方向
に進む窒素イオンのうちのほぼすべての窒素イオンが進
む方向を変えられ、半導体基板に対して斜め方向から入
射する。このため、第2の導電膜の凹部内に入射する窒
素イオンのうちの一部は凹部の側壁部に確実に到達する
ので、第2の導電膜における凹部の側壁部には確実に高
融点導電性材料の窒化膜が形成され、これにより、配線
用金属の絶縁膜への拡散を防止することができる。ま
た、絶縁膜がシリコン酸化膜の場合には配線用金属の酸
化を防止することもできる。
法によると、真空槽内を50Pa以上の圧力に保持した
状態で第1の導電膜の表面部をプラズマ窒化するため、
シース領域において窒素イオンは窒素分子と平均10回
以上衝突するので、窒素イオンは試料台に対して平行な
方向のエネルギーが増大すると共に半導体基板に到達す
る直前に窒素分子と衝突する割合も増大する。このた
め、窒素イオンは半導体基板に対して一層大きな角度を
もって入射するので、第2の導電膜の凹部の壁部に到達
する窒素イオンの割合が増大し、第2の導電膜における
凹部の側壁部は一層確実に窒化される。
法によると、銅又は銅合金からなる配線用金属の絶縁膜
中への拡散を防止することができる。
法によると、チタン、タンタル又はタングステンの窒化
物からなるバリア層を形成することができる。
法によると、半導体基板をアース電位又は正電位に保持
した状態でプラズマ窒化を行なうため、窒素イオンは半
導体基板に対してより浅い角度で入射するので、より均
一な高融点導電性材料の窒化物よりなる第2の導電膜を
形成することができる。
法によると、第1の導電膜を形成する工程はCVD法に
より行なわれるので、優れたカバレッジを持つ第1の導
電膜を絶縁膜の凹部に形成することができる。
法によると、第1の導電膜の表面に凹凸ができにくいた
め、第1の導電膜に対するプラズマ窒化工程において、
第1の導電膜に対する窒化がほぼ均一な速度で進むの
で、高融点導電性材料の窒化物からなるより均一な第2
の導電膜を形成することができる。
法の各工程を示す断面図である。
法の各工程を示す断面図である。
法のプラズマ窒化工程において窒素イオンが窒素分子と
衝突する状態を示す概念図である。
法に用いるアノードカップリング型プラズマ装置の概略
構成図である。
法のプラズマ窒化工程における処理圧力Pとタングステ
ン膜中に拡散した銅濃度との関係を示す特性図である。
る断面図である。
Claims (10)
- 【請求項1】 半導体基板上の絶縁膜に凹部を形成する
第1の工程と、 前記絶縁膜の上に高融点導電性材料を堆積することによ
り、該高融点導電性材料からなり前記絶縁膜の凹部と対
応する部位に凹部を有する第1の導電膜を形成する第2
の工程と、 10Pa以上の圧力に保たれた真空槽内に前記半導体基
板を保持して前記第1の導電膜の表面部をプラズマ窒化
することにより、前記高融点導電性材料の窒化物からな
り前記第1の導電膜の凹部と対応する部位に凹部を有す
る第2の導電膜を形成する第3の工程と、 前記第2の導電膜の上に配線用金属を前記第2の導電膜
の凹部に前記配線用金属が埋め込まれるように堆積する
ことにより、前記配線用金属からなる金属膜を形成する
第4の工程と、 前記第1の導電膜、第2の導電膜及び金属膜における前
記絶縁膜の凹部の外側に位置する部分を除去して、前記
第2の導電膜の凹部内に前記配線用金属からなる埋め込
み配線を形成する第5の工程とを備えていることを特徴
とする埋め込み配線形成方法。 - 【請求項2】 前記第3の工程は、50Pa以上の圧力
に保たれた前記真空槽内に前記半導体基板を保持して前
記第1の導電膜の表面部をプラズマ窒化する工程を含む
ことを特徴とする請求項1に記載の埋め込み配線形成方
法。 - 【請求項3】 前記第4の工程における配線用金属は銅
又は銅合金であることを特徴とする請求項1に記載の埋
め込み配線形成方法。 - 【請求項4】 前記第2の工程における高融点導電性材
料はチタン、タンタル又はタングステンであることを特
徴とする請求項1に記載の埋め込み配線形成方法。 - 【請求項5】 前記第3の工程は、前記半導体基板をア
ース電位又は正電位に保持した状態でプラズマ窒化を行
なう工程を含むことをことを特徴とする請求項1に記載
の埋め込み配線形成方法。 - 【請求項6】 前記第2の工程は、CVD法により前記
高融点導電性材料を堆積する工程を含むことを特徴とす
る請求項1に記載の埋め込み配線形成方法。 - 【請求項7】 前記第2の工程は、前記高融点導電性材
料の結晶化が抑えられる温度領域で該高融点導電性材料
を堆積することにより、該高融点導電性材料の少なくと
も一部がアモルファスな状態で前記第1の導電膜を形成
する工程を含むことを特徴とする請求項6に記載の埋め
込み配線形成方法。 - 【請求項8】 前記第3の工程は、100Pa以上の圧
力に保たれた前記真空槽内に前記半導体基板を保持して
前記第1の導電膜の表面部をプラズマ窒化する工程を含
むことを特徴とする請求項1に記載の埋め込み配線形成
方法。 - 【請求項9】 前記第1の導電膜は、窒化チタン膜であ
ることを特徴とする請求項1に記載の埋め込み配線形成
方法。 - 【請求項10】 前記第2の工程は、前記絶縁膜の上に
チタン膜を形成した後、該チタン膜の上に前記高融点導
電性材料を堆積することにより、前記第1の導電膜を形
成する工程を含むことを特徴とする請求項1又は9に記
載の埋め込み配線形成方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27951296A JP2840228B2 (ja) | 1995-11-10 | 1996-10-22 | 埋め込み配線形成方法 |
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP29297495 | 1995-11-10 | ||
JP7-292974 | 1995-11-10 | ||
JP27951296A JP2840228B2 (ja) | 1995-11-10 | 1996-10-22 | 埋め込み配線形成方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPH09190985A JPH09190985A (ja) | 1997-07-22 |
JP2840228B2 true JP2840228B2 (ja) | 1998-12-24 |
Family
ID=26553370
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27951296A Expired - Fee Related JP2840228B2 (ja) | 1995-11-10 | 1996-10-22 | 埋め込み配線形成方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2840228B2 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR20010053894A (ko) * | 1999-12-02 | 2001-07-02 | 박종섭 | 반도체소자의 배리어층 형성방법 |
JP3457277B2 (ja) | 1999-12-15 | 2003-10-14 | 沖電気工業株式会社 | 半導体装置および半導体装置の製造方法 |
-
1996
- 1996-10-22 JP JP27951296A patent/JP2840228B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JPH09190985A (ja) | 1997-07-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR100387693B1 (ko) | 매립배선형성방법 | |
US6177347B1 (en) | In-situ cleaning process for Cu metallization | |
JP3584054B2 (ja) | 半導体装置及びその製造方法 | |
US6217721B1 (en) | Filling narrow apertures and forming interconnects with a metal utilizing a crystallographically oriented liner layer | |
US6271592B1 (en) | Sputter deposited barrier layers | |
US5670421A (en) | Process for forming multilayer wiring | |
US5289035A (en) | Tri-layer titanium coating for an aluminum layer of a semiconductor device | |
US6713407B1 (en) | Method of forming a metal nitride layer over exposed copper | |
US7397124B2 (en) | Process of metal interconnects | |
US7645698B2 (en) | Method for forming barrier layer | |
US6277736B1 (en) | Method for forming gate | |
JP3408463B2 (ja) | 半導体装置の製造方法 | |
US5940726A (en) | Method for forming an electrical contact for embedded memory | |
JP2840228B2 (ja) | 埋め込み配線形成方法 | |
JPH11312734A (ja) | 半導体ウエハの絶縁層バイア内の銅層への接点を形成する方法及び構造 | |
JP2001007049A (ja) | 半導体集積回路装置の製造方法およびその製造装置 | |
US20120146225A1 (en) | Damascene structure | |
US6087259A (en) | Method for forming bit lines of semiconductor devices | |
US20030119325A1 (en) | Method of forming a metal line in a semiconductor device | |
JP3339255B2 (ja) | コンタクトプラグの形成方法 | |
US5915202A (en) | Blanket etching process for formation of tungsten plugs | |
US7524749B2 (en) | Metallization method of semiconductor device | |
JP2004119532A (ja) | 半導体装置およびその製造方法 | |
KR100399066B1 (ko) | 반도체소자의 알루미늄 합금 박막 제조 방법 | |
US6316355B1 (en) | Method for forming metal wire using titanium film in semiconductor device having contact holes |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19980929 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081016 Year of fee payment: 10 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091016 Year of fee payment: 11 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101016 Year of fee payment: 12 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111016 Year of fee payment: 13 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121016 Year of fee payment: 14 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20131016 Year of fee payment: 15 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |