JPH04127306A - 電圧安定化回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、電圧安定化回路に係り、特に、ツェナーダイ
オードを用いた電圧安定化回路に関するものである。

〔従来技術〕

従来、この種の電圧安定化回路としては、たとえば、第
２図に示すようなものが知られている。

同図において、アノードが接地されたツェナーダイオー
ド１があり、このツェナーダイオード１には電流制限抵
抗２が直列接続されている。

この電流制限抵抗２の前記ツェナーダイオード１の接続
点側でない他の端子には、ツェナーダイオード１の定格
電圧を超える正の電圧を印加されるようになっており、
電流制限抵抗２とツェナーダイオード１との接続点Ｂか
らは前記定格電圧に相当する出力電圧がとりだされるよ
うになっている。

〔発明が解決しようとする課題〕

しかしながら、上述した電圧安定化回路は、前記電流制
限抵抗２の抵抗値によりツェナーダイオード１に流す電
流値を規定しているものである。

このため、前記電圧安定化回路において、入力電圧およ
び出力電圧の電圧差が小さい場合、電流制限抵抗２の抵
抗値を小さく設定しなければならず、このため、定電流
に近い動作をさせることが困難となり、ツェナーダイオ
ード１の定電圧動作値のばらつきによって電流値のばら
つきも大きくなってしまっていた。したがって、定電圧
値のばらつきも大きくなってしまっていた。

また、電流値が大きくなる場合の結果として消費電力が
過大となり信頼性に乏しいものとなっていたに のような弊害をなくすため、入力電圧および出力電圧の
電圧差が小さい場合は、特にツェナーダイオードの特性
に合わせて電流制限抵抗をその都度選定しなければなら
ないといった繁雑さがあった・ それ故、本発明は、このような事情に基づいてなされた
ものであり、その目的とするところのものは、特に入力
電圧と出力電圧との電圧差が小さい場合であっても、電
流制限抵抗をその都度選定する必要なく定電流を供給で
きるようにした電圧安定化回路を提供するものである。

〔ｌ！題を解決するための手段〕

このような目的を達成するために、本発明は、基本的に
は、接地されたツェナーダイオードに電流制限抵抗が直
列接続され、この電流制限抵抗の前記ツェナーダイオー
ドとの接続点側でない一端に前記ツェナーダイオードの
定格電圧を超える入力電圧を印加させるとともに、前記
接続点から出力電圧を取り出す電圧安定化回路において
、前記電流制限抵抗としてゲートに電圧が印加されたＦ
ＥＴ（電界効果トランジスタ）としたことを特徴とする
ものである。

〔作用〕

このようにして構成された電圧安定化回路は、電流制限
抵抗として、ゲートに電圧が印加されたＦＥＴを用いた
ものとなっている。このＦＥＴは。

その特性がいわゆる５極管特性となっているものであり
、ゲート印加電圧に対して流れる電流は飽和特性を示す
ことから、等価的に定電流ダイオードとして動作するこ
とになる。

したがって、ツェナーダイオードには、定電流に極めて
近い電流が流れるようにすることができ机 〔発明の実施例〕 以下１本発明の一実施例を図面を用いて具体的に説明す
る。

なお、実施例を説明するための全回において、同一機能
を有するものは同一符号を付け、その繰り返しの説明は
省略する。

寒胤舛よ・ 第１図は１本発明による電圧安定化回路の一実施例を示
す回路図である。

同図において、アノードが接地されたツェナーダイオー
ド１があり、このツェナーダイオードｌには電流制限抵
抗としての機能を有するＦＥＴ（電界効果型トランジス
タ）３が直列接続されている。

このＦＥＴ３は、たとえばデプレッション型のもので、
そのソース（Ｓ）はツェナーダイオードｌに接続され、
ドレイン（Ｄ）は入力電圧が印加される端子（Ａ）とな
っている、そして、ゲート（Ｇ）にはソース（Ｓ）にお
ける電圧が印加されるようになっている。

前記端子（Ａ）には、ツェナーダイオード１の定格電圧
を超える正の電圧が印加されるようになっており、ＦＥ
Ｔ３とツェナーダイオード１との接続点Ｂからは前記定
格電圧に相当する出力電圧がとりだされるようになって
いる。

このようにして構成された電圧安定化回路は、電流制限
抵抗として、ゲートに出力電圧に相当する電圧が印加さ
れたＦＥＴ３を用いたものとなっている。このＦＥＴ３
は、その特性がいわゆる５極管特性となっているもので
あり、ゲート印加電圧に対して流れる電流は、端子Ａ、
Ｂ間の広い範囲の電圧差で飽和特性を示すことから、等
価的に定電流ダイオードとして動作することになる。

このため、ツェナーダイオード１には、定電流に極めて
近い電流が流れることになる。

なお、ドレイン・ソース間の低い電圧から一定値に近い
電流にするにはｇｍ／Ｉｏ□のｔ’ｓさいことが要求さ
れる。このため、所望のドレイン・ソース電流工。８３
を得た上で相互コンダクタンスｇｌｌの大きい素子であ
ることが好ましい。

したがって、このように構成した電圧安定化回路は、ツ
ェナーダイオードの特性も安定化され、消費電力も一定
化するようになる。

失胤叢又ユ 第３図は、本発明による他の実施例を示す回路図である
。

同図において、第１図の場合と異なるのは、ＦＥＴ３と
ツェナーダイオード１との間に抵抗４を接続させている
ことにある。このようにすることにより、特に工。ｓｓ
の大きなＦＥＴ３を用いた場合、前記抵抗４により自己
バイアスをかけ、ツェナーダイオード１に流す電流を制
御できるものである。

実施例３゜ 第４図は、さらに本発明による他の実施例を示す回路図
である。

同図において、第１図と異なるのは、出力として大電流
を取り出せるようにしたものである。すなわち、トラン
ジスタ５を備えたものであり、そのベースに、ＦＥＴ３
とツェナーダイオード１の接続点における電圧が印加さ
れるようにするとともに、この電圧印加により、コレク
タ・エミッタ間に電流が流れるようになっており、出力
は、接地された抵抗６とエミッタ間の端子Ｂから取り出
せるようになっている。

来１」１Ｌヨ 第５図は、さらに本発明による他の実施例を示す回路図
である。

同図において、第４図と異なるのは、ＦＥＴ３のゲート
に印加する電圧を端子Ｂにおける出力電圧からとってい
ることにある。

実施例５゜ 第６図は、さらに本発明による他の実施例を示す回路図
である。

同図において、第５図と異なるのは、第５図に示す抵抗
６を直列接続された抵抗６Ａおよび６Ｂとして、ＦＥＴ
３のゲートに印加する電圧を前記抵抗６Ａと６Ｂの接続
点からとっていることにある。

実施例６゜ 第７図は、さらに本発明による他の実施例を示す回路図
である。

第７図は、第４図と類似した構成になっており、特に、
ＦＥＴ３のゲートとソースとの間に抵抗７が接続され、
また前記ゲートは容量７を介して接地されている。

これにより、前記抵抗７と容量８によりローパスフィル
タが形成され、リップル除去を能動的に行なうことがで
きるようになる。この場合Ｓ抵抗７は比較的大きく（た
とえば、３３にΩないし１００にΩ）、容量８は比較的
小さく（１μＦ）することにより、充分なリップル効果
が得られることから、小型化を達成することができるよ
うになる。

なお、上述した実施例では、それぞれＦＥＴ３のゲート
に印加する電圧として出力電圧、あるいはその出力電圧
に対応する電圧を印加させるようにしているものである
が、これに限定されるものではなく、本発明の目的を達
成できる範囲なら他の部分からの電圧を印加させるよう
にしてもよいことはいうまでもない。

〔発明の効果〕

以上、説明したことから明らかなように、本発明による
電圧安定化回路によれば、特に入力電圧と出力電圧との
電圧差が小さい場合であっても。

電流制限抵抗をその都度選定する必要なく定電流を供給
することができるようになる。

【図面の簡単な説明】

第１図は、本発明による電圧安定化回路の一実施例を示
す回路図、 第２図は、従来の電圧安定化回路の一例を示す回路図、 第３図ないし第７図は、それぞれ本発明による電圧安定
化回路の他の実施例を示す回路図である。 図中、 １・・・ツェナーダイオード、２，４，６．６Ａ、６Ｂ
・・・抵抗、３・・・ＦＥＴ、５・・・トランジスタ。

Claims (1)

【特許請求の範囲】
1. １、接地されたツェナーダイオードに電流制限抵抗が直
   列接続され、この電流制限抵抗の前記ツェナーダイオー
   ドとの接続点側でない一端に前記ツェナーダイオードの
   定格電圧を超える入力電圧を印加させるとともに、前記
   接続点から出力電圧を取り出す電圧安定化回路において
   、前記電流制限抵抗としてゲートに電圧が印加されたＦ
   ＥＴとしたことを特徴とする電圧安定化回路。