JPH04115574A - 固体撮像素子 - Google Patents
固体撮像素子Info
- Publication number
- JPH04115574A JPH04115574A JP2236490A JP23649090A JPH04115574A JP H04115574 A JPH04115574 A JP H04115574A JP 2236490 A JP2236490 A JP 2236490A JP 23649090 A JP23649090 A JP 23649090A JP H04115574 A JPH04115574 A JP H04115574A
- Authority
- JP
- Japan
- Prior art keywords
- gate
- state image
- storage
- image pickup
- solid state
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000007787 solid Substances 0.000 title abstract description 4
- 239000000758 substrate Substances 0.000 claims abstract description 8
- 239000004065 semiconductor Substances 0.000 claims abstract description 6
- 239000000969 carrier Substances 0.000 claims abstract description 3
- 238000009825 accumulation Methods 0.000 claims description 11
- 238000003384 imaging method Methods 0.000 claims description 4
- 238000006243 chemical reaction Methods 0.000 claims 2
- 238000000034 method Methods 0.000 abstract description 3
- 229910008062 Si-SiO2 Inorganic materials 0.000 abstract 1
- 229910006403 Si—SiO2 Inorganic materials 0.000 abstract 1
- 238000010586 diagram Methods 0.000 description 27
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 5
- 230000000694 effects Effects 0.000 description 4
- 230000007423 decrease Effects 0.000 description 2
- 230000005284 excitation Effects 0.000 description 2
- 238000002955 isolation Methods 0.000 description 2
- 238000007796 conventional method Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 239000000463 material Substances 0.000 description 1
- 230000035945 sensitivity Effects 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 230000001629 suppression Effects 0.000 description 1
Landscapes
- Solid State Image Pick-Up Elements (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は固体撮像素子に関し、特に、暗電流の少ない
固体撮像素子の受光部の構造とその駆動方法の改良に関
するものである。
固体撮像素子の受光部の構造とその駆動方法の改良に関
するものである。
第７図（ａ）は例えば、アイ・イー・イー・イーインタ
ーナショナル ソリッド−ステイト サーキッツ カン
ファレンス ダイジェスト オンテクニカル ペーパー
ズ １９８２年 １６６゜１６７頁ｔｃｃＤリニアイメ
ージセンサＪ （ＩＥＥ Ｅ Ｉ Ｓ Ｓ ＣＣ８
２Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅ
ｒｓ ｐｐ、１６６．１６７“Ａ ＣＣＤ Ｌｉｎｅ
ａｒ Ｉｍａｇｅ ５ｅｎｓｏｒ”）に示された従来の
スキミング法による固体撮像素子の受光部の構成を示す
平面図である。
ーナショナル ソリッド−ステイト サーキッツ カン
ファレンス ダイジェスト オンテクニカル ペーパー
ズ １９８２年 １６６゜１６７頁ｔｃｃＤリニアイメ
ージセンサＪ （ＩＥＥ Ｅ Ｉ Ｓ Ｓ ＣＣ８
２Ｄｉｇｅｓｔ ｏｆ Ｔｅｃｈｎｉｃａｌ Ｐａｐｅ
ｒｓ ｐｐ、１６６．１６７“Ａ ＣＣＤ Ｌｉｎｅ
ａｒ Ｉｍａｇｅ ５ｅｎｓｏｒ”）に示された従来の
スキミング法による固体撮像素子の受光部の構成を示す
平面図である。
図において、１はフォトダイオード、２はフォトダイオ
ードの電位を制御するための制御（Ｓ Ｃ）ゲート、３
は信号電荷を蓄積するための蓄積（ＳＴ）ゲート、４は
信号電荷を後述の電荷転送素子に転送するための転送（
ＴＧ）ゲート、５は信号電荷を出力部（図示せず）に転
送する電荷転送素子（以下、ＣＴＤと略す）であり、図
のｙ方向に電荷を転送する。
ードの電位を制御するための制御（Ｓ Ｃ）ゲート、３
は信号電荷を蓄積するための蓄積（ＳＴ）ゲート、４は
信号電荷を後述の電荷転送素子に転送するための転送（
ＴＧ）ゲート、５は信号電荷を出力部（図示せず）に転
送する電荷転送素子（以下、ＣＴＤと略す）であり、図
のｙ方向に電荷を転送する。
また、第７図（ｂ）は第７図（ａ）のＡ−Ｂ部の断面構
造を示した図である。
造を示した図である。
図において、６は例えばＰ形のＳｉ半導体基板、７は高
濃度のＰ形層からなる素子分離領域、８はフォトダイオ
ード１を構成するＮ形層、９は電荷転送チャネルを形成
するＮ形層である。本例では、ＣＴＤ５として埋め込み
チャネル形電荷結合素子（ＢＣＣＤ）を示している。１
０はＢＣＣＤを構成する転送電極、１１は例えばＳ ｉ
Ｏ２からなる絶縁膜、１２はフォトダイオード部以外に
光を入射させないための遮光膜でＡｌなどの材料より成
る。
濃度のＰ形層からなる素子分離領域、８はフォトダイオ
ード１を構成するＮ形層、９は電荷転送チャネルを形成
するＮ形層である。本例では、ＣＴＤ５として埋め込み
チャネル形電荷結合素子（ＢＣＣＤ）を示している。１
０はＢＣＣＤを構成する転送電極、１１は例えばＳ ｉ
Ｏ２からなる絶縁膜、１２はフォトダイオード部以外に
光を入射させないための遮光膜でＡｌなどの材料より成
る。
また、第１０図はＳＴアゲート、ＴＧゲート４に印加さ
れるクロックタイミングチャート、第１１図（ａ）、
（ｂ）は第１Ｏ図のｊ＝ｊ、、ｔ＝ｔ２ｉ：おけるポテ
ンシャルダイヤグラムを示す図である。
れるクロックタイミングチャート、第１１図（ａ）、
（ｂ）は第１Ｏ図のｊ＝ｊ、、ｔ＝ｔ２ｉ：おけるポテ
ンシャルダイヤグラムを示す図である。
次に動作について説明する。
第１０図において、ＳＴアゲートには一定電圧ｖＳが与
えられている。なお、ＳＣゲート２にはｖ８より小さな
一定電圧Ｖ。が与えられている。
えられている。なお、ＳＣゲート２にはｖ８より小さな
一定電圧Ｖ。が与えられている。
従って、１＝１．における第７図（ａ）のＡ−Ｂにおけ
るポテンシャルダイヤグラムは第１１図ｆａ）のように
なる。フォトダイオード１部の電位はＳＣゲート２下の
ポテンシャルによって決められているため、光かあたっ
て電荷が発生すると、その電荷１４はＳＴゲート３下に
蓄えられる。なお１３はフォトダイオード内の電荷を示
す。
るポテンシャルダイヤグラムは第１１図ｆａ）のように
なる。フォトダイオード１部の電位はＳＣゲート２下の
ポテンシャルによって決められているため、光かあたっ
て電荷が発生すると、その電荷１４はＳＴゲート３下に
蓄えられる。なお１３はフォトダイオード内の電荷を示
す。
第１Ｏ図において、１＝１２になるとＴＧゲート４がＨ
ｉｇｈレベルとなり、第１１図（ｂ） ｔ ＝ ｔ 、
の図で示すようにＳＴゲート３下の信号電荷は、ＢＣＣ
Ｄ５に移される。
ｉｇｈレベルとなり、第１１図（ｂ） ｔ ＝ ｔ 、
の図で示すようにＳＴゲート３下の信号電荷は、ＢＣＣ
Ｄ５に移される。
なお、第１１図のｔ ” ｔ ＋において、ＢＣＣＤ５
は電荷転送を行っているので、そのポテンシャルは同図
の矢印の示す範囲で変化している。
は電荷転送を行っているので、そのポテンシャルは同図
の矢印の示す範囲で変化している。
従来の受光部では、ＳＴアゲートに一定の直流電圧Ｖｓ
が与えられているので、Ｓｉ ５１０２界面に存在す
る界面準位を介して発生する、暗出力が大きいという欠
点があった。
が与えられているので、Ｓｉ ５１０２界面に存在す
る界面準位を介して発生する、暗出力が大きいという欠
点があった。
第１図（ｂ）のＳＴゲート３下のＺ方向に向かってのバ
ンドダイヤグラムを第１２図に示す。ＳＴアゲートには
直流電圧Ｖ８が与えられているのでバンドは下方に曲げ
られ、図中Ｂの曲線となっている。図において、Ｅｃは
伝導帯の下端を示し、Ｅｖは価電子帯の上端を示し、Ｅ
、はフェルミ準位を示す。また、１５はＳｉ基板６と５
ｉｆ２膜１１の間に存在する界面準位を示す。界面準位
はバンドギャップ（ＥＣとＥｖの間）に多数存在するが
、本図では便宜上１つしか示していない。
ンドダイヤグラムを第１２図に示す。ＳＴアゲートには
直流電圧Ｖ８が与えられているのでバンドは下方に曲げ
られ、図中Ｂの曲線となっている。図において、Ｅｃは
伝導帯の下端を示し、Ｅｖは価電子帯の上端を示し、Ｅ
、はフェルミ準位を示す。また、１５はＳｉ基板６と５
ｉｆ２膜１１の間に存在する界面準位を示す。界面準位
はバンドギャップ（ＥＣとＥｖの間）に多数存在するが
、本図では便宜上１つしか示していない。
この界面準位は長期間ＳＴアゲートがＨｉｇｈレベルで
固定されているため熱励起により価電子帯から励起され
た電子でほとんど満たされた状態となっている。第１２
図において・印で示したのは、界面準位が電子で満たさ
れていることを示している。
固定されているため熱励起により価電子帯から励起され
た電子でほとんど満たされた状態となっている。第１２
図において・印で示したのは、界面準位が電子で満たさ
れていることを示している。
この電子は熱励起により伝導帯に励起され暗出力となる
。このような暗出力はバックグランドノイズとなるため
、低照度下でのＳ／Ｎを著しく劣化させる原因となる。
。このような暗出力はバックグランドノイズとなるため
、低照度下でのＳ／Ｎを著しく劣化させる原因となる。
この発明は上記のような問題点を解消するためになされ
たもので、暗出力の小さい受光部を提供し、これにより
、低照度でもＳ／Ｎの良い固体撮像素子を得ることを目
的としている。
たもので、暗出力の小さい受光部を提供し、これにより
、低照度でもＳ／Ｎの良い固体撮像素子を得ることを目
的としている。
本発明に係る固体撮像素子は、蓄積ゲートを少なくとも
１つ以上の電極からなる構造とし、信号電荷を蓄積する
蓄積期間中の一定期間、半導体基板と絶縁膜の界面に信
号電荷と反対の型のキャリアを誘起させるのに充分な電
圧を前記蓄積ゲートに与えるものである。
１つ以上の電極からなる構造とし、信号電荷を蓄積する
蓄積期間中の一定期間、半導体基板と絶縁膜の界面に信
号電荷と反対の型のキャリアを誘起させるのに充分な電
圧を前記蓄積ゲートに与えるものである。
この発明によれば、蓄積ゲートが長期間Ｈｉｇｈレベル
で固定されることがなくなり、一定期間、界面準位が正
孔で満たされる期間が生じることになる。これにより、
暗出力が発生するためには再び界面準位を電子で満たす
必要が生じ、従来に比べ暗出力が著しく減少する。
で固定されることがなくなり、一定期間、界面準位が正
孔で満たされる期間が生じることになる。これにより、
暗出力が発生するためには再び界面準位を電子で満たす
必要が生じ、従来に比べ暗出力が著しく減少する。
以下、この発明の一実施例を図について説明する。
第８図は本発明の第１の実施例による固体撮像素子にお
いて、蓄積（ＳＴ）ゲート及び転送（ＴＧ）ゲートに印
加するクロック信号のタイミングチャートである。従来
例と異なる所は、蓄積期間中に一定時間毎にＳＴゲート
３がＬＬレベルとなっていることである。ここでＬＬレ
ベルを５ｉＳｉＯ２界面に正孔を蓄積するのに充分な電
圧（一般には負電圧）とすると、この時のＳＴゲート３
下のバンドダイヤグラムは、第１２図Ａの曲線となる。
いて、蓄積（ＳＴ）ゲート及び転送（ＴＧ）ゲートに印
加するクロック信号のタイミングチャートである。従来
例と異なる所は、蓄積期間中に一定時間毎にＳＴゲート
３がＬＬレベルとなっていることである。ここでＬＬレ
ベルを５ｉＳｉＯ２界面に正孔を蓄積するのに充分な電
圧（一般には負電圧）とすると、この時のＳＴゲート３
下のバンドダイヤグラムは、第１２図Ａの曲線となる。
界面準位に捕えられていた電子は正孔と再結合し、界面
準位中には電子はほとんど存在しな（なる。ここで再び
ＳＴゲート３をＨレベルにすると電子を価電子帯に励起
するためには、再び電子を界面準位に励起しなければな
らない為、暗出力は抑制されることになる。
準位中には電子はほとんど存在しな（なる。ここで再び
ＳＴゲート３をＨレベルにすると電子を価電子帯に励起
するためには、再び電子を界面準位に励起しなければな
らない為、暗出力は抑制されることになる。
なお、ＳＴゲート３にＬＬレベルか印加されている時刻
（第８図のｔ＝ｔｏ ）における、第７図Ａ−Ｂにそっ
たポテンシャルダイヤグラムは第９図のようになり、蓄
積ゲート３下に蓄えられていた信号電荷１４はフォトダ
イオードｌとＳＣゲート２下に移される。この時蓄積ゲ
ート下には正孔か蓄積されており、図においてので示さ
れている。
（第８図のｔ＝ｔｏ ）における、第７図Ａ−Ｂにそっ
たポテンシャルダイヤグラムは第９図のようになり、蓄
積ゲート３下に蓄えられていた信号電荷１４はフォトダ
イオードｌとＳＣゲート２下に移される。この時蓄積ゲ
ート下には正孔か蓄積されており、図においてので示さ
れている。
なお、光強度が強く、信号電荷量が多い場合、本実施例
では、時刻ｔ。でフォトダイオードの電位が大きく低下
し、この期間、感度も低下し、直線性を特に重要視する
素子では問題となる場合がある。
では、時刻ｔ。でフォトダイオードの電位が大きく低下
し、この期間、感度も低下し、直線性を特に重要視する
素子では問題となる場合がある。
そこで、これを解決する本発明の第２の実施例による固
体撮像素子の受光部の平面構造を示す図を第１図（ａ）
に、また同図のＡ−Ｂ部の断面構造を第１図（ｂ）に示
す。第７図（ａ）（ｂ）に示した構造と異なる所は蓄積
ゲートが２つに分割され、第１の蓄積ゲー） （ＳＴＩ
）と第２の蓄積ゲート（ＳＴＩＲ）とになっていること
であり、これは図中では３と１６で示されている。
体撮像素子の受光部の平面構造を示す図を第１図（ａ）
に、また同図のＡ−Ｂ部の断面構造を第１図（ｂ）に示
す。第７図（ａ）（ｂ）に示した構造と異なる所は蓄積
ゲートが２つに分割され、第１の蓄積ゲー） （ＳＴＩ
）と第２の蓄積ゲート（ＳＴＩＲ）とになっていること
であり、これは図中では３と１６で示されている。
この素子に印加するクロックタイミングチャートを第２
図に示す。２つの蓄積ゲート５ＴＩ３゜５ＴＩ１１６に
はそれぞれ交互にＬＬレベルとなるクロックが印加され
ている。同図の時刻ｉｏｎ ｔ＋＋ｔ２における第１
図（ａ）のＡ−Ｂにそったポテンシャルダイヤグラムを
第３図に示す。図面から分るように信号電荷１４は蓄積
ゲー）３．１６下を行き来し、信号電荷を蓄積していな
い間界面が正孔蓄積状態となっており、暗出力低減に寄
与する。
図に示す。２つの蓄積ゲート５ＴＩ３゜５ＴＩ１１６に
はそれぞれ交互にＬＬレベルとなるクロックが印加され
ている。同図の時刻ｉｏｎ ｔ＋＋ｔ２における第１
図（ａ）のＡ−Ｂにそったポテンシャルダイヤグラムを
第３図に示す。図面から分るように信号電荷１４は蓄積
ゲー）３．１６下を行き来し、信号電荷を蓄積していな
い間界面が正孔蓄積状態となっており、暗出力低減に寄
与する。
また、以上第１．第２の実施例では、フォトダイオード
としてＰ−Ｎ接合形を述べたが、表面にＰ１層を設けＮ
層が完全空乏化しているような、いわゆる埋め込みフォ
トダイオード構造であってもよい。本発明の第３の実施
例として、この場合の受光部の断面構造を第４図に、フ
ォトダイオード部深さ方向（第４図のＺ方向）のバンド
ダイヤグラムを第５図に、また第４図Ａ−Ｂにそった蓄
積期間中のポテンシャルダイヤグラムを第６図に示す。
としてＰ−Ｎ接合形を述べたが、表面にＰ１層を設けＮ
層が完全空乏化しているような、いわゆる埋め込みフォ
トダイオード構造であってもよい。本発明の第３の実施
例として、この場合の受光部の断面構造を第４図に、フ
ォトダイオード部深さ方向（第４図のＺ方向）のバンド
ダイヤグラムを第５図に、また第４図Ａ−Ｂにそった蓄
積期間中のポテンシャルダイヤグラムを第６図に示す。
この場合第４図に示したようにフォトダイオードの表面
が２１層７により基板６と同一電位となっており、Ｎ形
層８が完全空乏化しているのでフォトダイオード１内の
ポテンシャル最小値はＮ層８の濃度と深さにより一義的
に決まり、フォトダイオードの電位を決めるためのＳＣ
ゲートが不要となる。
が２１層７により基板６と同一電位となっており、Ｎ形
層８が完全空乏化しているのでフォトダイオード１内の
ポテンシャル最小値はＮ層８の濃度と深さにより一義的
に決まり、フォトダイオードの電位を決めるためのＳＣ
ゲートが不要となる。
また、フォトダイオード１表面の界面準位１５は常に正
孔で満たされているのでフォトダイオード１で発生する
暗出力が小さいという特徴がある。
孔で満たされているのでフォトダイオード１で発生する
暗出力が小さいという特徴がある。
このような構造であっても本発明は蓄積ゲート部に関す
るものであるから蓄積ゲート３に第８図のようなりロッ
クを印加したり、あるいは蓄積ゲート３を第１図のよう
に分割し第２図のようなりロックを印加することにより
蓄積ゲートで発生する暗出力を抑制することが出来る。
るものであるから蓄積ゲート３に第８図のようなりロッ
クを印加したり、あるいは蓄積ゲート３を第１図のよう
に分割し第２図のようなりロックを印加することにより
蓄積ゲートで発生する暗出力を抑制することが出来る。
また、上記実施例ではＳＴゲート３．ＳＣゲート２が表
面チャネル形であったが埋め込みチャネル形であっても
よく、同様の効果を奏する。
面チャネル形であったが埋め込みチャネル形であっても
よく、同様の効果を奏する。
また、Ｐ形とＮ形の関係を入れかえ、正孔を信号電荷と
してもよい。但し、この場合にはクロックの正負関係も
全く逆になる。
してもよい。但し、この場合にはクロックの正負関係も
全く逆になる。
また、転送ゲート４を電荷転送素子５の転送ゲート１０
で兼ねるようにしてもよい。
で兼ねるようにしてもよい。
以上のように、本発明によれば、蓄積ゲートを少なくと
も１つ以上の電極からなる構造とし、信号電荷を蓄積す
る蓄積期間中の一定期間、５ｉ−８ｉ０２界面に正孔を
蓄積させるようにしたため、暗出力の小さい低照度でも
Ｓ／Ｈの良い固体撮像素子が得られるという効果かある
。
も１つ以上の電極からなる構造とし、信号電荷を蓄積す
る蓄積期間中の一定期間、５ｉ−８ｉ０２界面に正孔を
蓄積させるようにしたため、暗出力の小さい低照度でも
Ｓ／Ｈの良い固体撮像素子が得られるという効果かある
。
第１図は本発明の第２の実施例による固体撮像素子の受
光部の構造を示す図、第２図は第１図の実施例に適用さ
れるタロツクタイミング図、第３図は第２図の時刻ｔ＝
ｔｏ、ｔＩ、ｔ２におけるポテンシャルダイヤグラムを
示す図、第４図は本発明の第３の実施例による固体撮像
素子の埋め込みフォトダイオードをもつ受光部の構成を
示す図、第５図は第４図のＺ方向のバンドダイヤグラム
を示す図、第６図は第４図の蓄積期間中のポテンシャル
ダイヤグラムを示す図、第７図（ａ）（ｂ）は従来。 及び本発明の第１の実施例に共通の固体撮像素子の受光
部の構造を示す図、第８図は本発明の第１の実施例によ
る固体撮像素子の動作を示すクロックタイミング図、第
９図は第８図の時刻ｔ０におけるポテンシャルダイヤグ
ラムを示す図、第１Ｏ図は従来のクロックタイミング図
、第１１図は第１０図の時刻ｔ”ｔｔ、ｔｔにおけるポ
テンシャルダイヤグラムを示す図、第１２図は暗出力発
生及び抑制のメカニズムを説明する図である。 図中、１はフォトダイオード、２は制御ゲート、３．１
６は蓄積ゲート、４は転送ゲート、５は電荷転送素子、
６はＰ形半導体基板、７は高濃度Ｐ形素子分離領域、８
，９はＮ影領域、１０は転送電極、１１は絶縁膜、１２
は遮光膜、１３．１４は電荷である。 なお、各図中同一符号は同一または、相当部分を示す。
光部の構造を示す図、第２図は第１図の実施例に適用さ
れるタロツクタイミング図、第３図は第２図の時刻ｔ＝
ｔｏ、ｔＩ、ｔ２におけるポテンシャルダイヤグラムを
示す図、第４図は本発明の第３の実施例による固体撮像
素子の埋め込みフォトダイオードをもつ受光部の構成を
示す図、第５図は第４図のＺ方向のバンドダイヤグラム
を示す図、第６図は第４図の蓄積期間中のポテンシャル
ダイヤグラムを示す図、第７図（ａ）（ｂ）は従来。 及び本発明の第１の実施例に共通の固体撮像素子の受光
部の構造を示す図、第８図は本発明の第１の実施例によ
る固体撮像素子の動作を示すクロックタイミング図、第
９図は第８図の時刻ｔ０におけるポテンシャルダイヤグ
ラムを示す図、第１Ｏ図は従来のクロックタイミング図
、第１１図は第１０図の時刻ｔ”ｔｔ、ｔｔにおけるポ
テンシャルダイヤグラムを示す図、第１２図は暗出力発
生及び抑制のメカニズムを説明する図である。 図中、１はフォトダイオード、２は制御ゲート、３．１
６は蓄積ゲート、４は転送ゲート、５は電荷転送素子、
６はＰ形半導体基板、７は高濃度Ｐ形素子分離領域、８
，９はＮ影領域、１０は転送電極、１１は絶縁膜、１２
は遮光膜、１３．１４は電荷である。 なお、各図中同一符号は同一または、相当部分を示す。
Claims (1)
- （１）光電変換素子と、 該光電変換素子から得られる第１の型の信号電荷を蓄積
するＭＩＳ構造の蓄積ゲートと、 該蓄積ゲートに蓄えられた電荷を転送する電荷転送素子
と、 前記蓄積ゲートと前記電荷転送素子との間に設けられた
制御ゲートとを備えた固体撮像素子において、 前記蓄積ゲートは少くとも１つ以上の電極からなり、 信号電荷を蓄積する蓄積期間中の一定期間、半導体基板
と絶縁膜の界面に前記第１の型と反対の第２の型のキャ
リアを誘起させるのに充分な電圧を前記蓄積ゲートに与
えるようにしたことを特徴とする固体撮像素子。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236490A JP2738589B2 (ja) | 1990-09-05 | 1990-09-05 | 固体撮像素子 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2236490A JP2738589B2 (ja) | 1990-09-05 | 1990-09-05 | 固体撮像素子 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH04115574A true JPH04115574A (ja) | 1992-04-16 |
| JP2738589B2 JP2738589B2 (ja) | 1998-04-08 |
Family
ID=17001505
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2236490A Expired - Lifetime JP2738589B2 (ja) | 1990-09-05 | 1990-09-05 | 固体撮像素子 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2738589B2 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2012098747A1 (ja) * | 2011-01-20 | 2012-07-26 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| US8841714B2 (en) | 2011-01-14 | 2014-09-23 | Hamamatsu Photonics K.K. | Solid state imaging device |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474388A (en) * | 1977-11-25 | 1979-06-14 | Nec Corp | Charge coupled device |
| JPS5544712A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Storing charge in charge coupled device |
| JPS62269357A (ja) * | 1986-05-19 | 1987-11-21 | Sony Corp | 固体撮像装置 |
-
1990
- 1990-09-05 JP JP2236490A patent/JP2738589B2/ja not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5474388A (en) * | 1977-11-25 | 1979-06-14 | Nec Corp | Charge coupled device |
| JPS5544712A (en) * | 1978-09-26 | 1980-03-29 | Toshiba Corp | Storing charge in charge coupled device |
| JPS62269357A (ja) * | 1986-05-19 | 1987-11-21 | Sony Corp | 固体撮像装置 |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8841714B2 (en) | 2011-01-14 | 2014-09-23 | Hamamatsu Photonics K.K. | Solid state imaging device |
| WO2012098747A1 (ja) * | 2011-01-20 | 2012-07-26 | 浜松ホトニクス株式会社 | 固体撮像装置 |
| JP2012151364A (ja) * | 2011-01-20 | 2012-08-09 | Hamamatsu Photonics Kk | 固体撮像装置 |
| CN103329271A (zh) * | 2011-01-20 | 2013-09-25 | 浜松光子学株式会社 | 固体摄像装置 |
| KR20140015292A (ko) * | 2011-01-20 | 2014-02-06 | 하마마츠 포토닉스 가부시키가이샤 | 고체 촬상 장치 |
| US9419051B2 (en) | 2011-01-20 | 2016-08-16 | Hamamatsu Photonics K.K. | Solid-state imaging device |
Also Published As
| Publication number | Publication date |
|---|---|
| JP2738589B2 (ja) | 1998-04-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0410785B2 (ja) | ||
| US4462047A (en) | Solid state imager with blooming suppression | |
| US4748486A (en) | Solid-state image sensor | |
| US5101255A (en) | Amorphous photoelectric conversion device with avalanche | |
| US4794279A (en) | A solid state imaging device which applies two separate storage voltages for the signal charges so as to reduce the smear level and the dark current | |
| CN102104051B (zh) | 固体摄像装置及其控制方法 | |
| JPH0766961B2 (ja) | 固体撮像素子 | |
| JPS6216599B2 (ja) | ||
| JPH04115574A (ja) | 固体撮像素子 | |
| JPH0430192B2 (ja) | ||
| JP2982206B2 (ja) | 固体撮像素子 | |
| EP0276683B1 (en) | Photoelectric conversion device | |
| JP2599813B2 (ja) | 固体撮像素子の駆動方法 | |
| JPS58161367A (ja) | 電荷結合素子及びそれを用いた固体撮像素子 | |
| JPH0421351B2 (ja) | ||
| JPS6048907B2 (ja) | 電荷結合素子に於ける電荷貯蔵法 | |
| JPS60244068A (ja) | 埋込みチヤネル電荷結合素子 | |
| EP0607874A1 (en) | Solid state image sensor | |
| Chikamura et al. | A high-sensitivity solid-state image sensor using a thin-film ZnSe-Zn 1-x Cd x Te heterojunction photosensor | |
| JP2507027B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JPH0465133A (ja) | 電荷結合装置 | |
| JPH0661467A (ja) | 積層形固体撮像素子 | |
| JPS63308373A (ja) | 電荷転送装置 | |
| JPH04162672A (ja) | 固体撮像素子 | |
| JPH0521351B2 (ja) |