JPS6048907B2 - 電荷結合素子に於ける電荷貯蔵法 - Google Patents

Description

【発明の詳細な説明】 この発明は電荷結合素子に於ける電荷貯蔵法に関する。

普通に用いられている電荷結合素子の断面を第１図に示
す。例えば、ｐ型ケイ素基板１の表面に形成された酸化
ケイ素膜２の表面にアルミニウム又は多結晶ケイ素３で
電極３１１、３２、３３、３４、３１２が形成されてい
る。但し、電極３１１、３１２は相互に接続され導通し
ている。これ等の電極のうち正電圧が印加されたオン状
態の電極（例えば電極３２、３３）の下方には酸化ケイ
素膜２を介して基板１と酸化ケイ素膜２との境界付近に
ポテンシャルの井戸４が形成され、電気的又は光入射に
より注入又は発生した信号電子束５が貯えられる。この
場合電極３１１、３１２又は３４は微小電圧又は零電圧
を印加しオフ状態におく。この信号電子束５は隣接する
他の電極に相対的に大きい正電圧を印加するとき、隣接
する領域に順次転送することが出来るものである。ここ
でポテンシャル井戸を形成する空乏層は、形成された時
点からの時間経過に伴ない、空乏層領域特に酸化ケイ素
膜２との界面で発生する暗電流により徐々に埋められ、
熱平衡状態に接近する。この状態では電荷結合素子の動
作は不能となる。従つて暗電流の量は信号電子束の蓄積
可能な時間を制限することになる。暗電流の発生は基板
内で酸化ケイ素膜の界面付近に最も多く、この界面を空
乏層領域として使用する従来の電荷結合素子ではその蓄
積時間は数秒程度でしかない。この発明はこのような従
来の電荷結合素子の欠点を除き、基板内て酸化ケイ素膜
と、の界面に近い部分での暗電流の発生をなくすように
改良された電荷結合素子に於ける電荷貯蔵法を提供する
ものである。

以下実施例を第２図により説明する。

この図はフ電荷結合素子の断面を示し、ｐ型ケイ素基板
１１の表面に酸化ケイ素膜２１が絶縁膜として形成され
、この膜上にポリシリコン又はアルミニウム３で電極３
５、３６、３７ｎが設けられている。電極３５は電子束
を貯蔵するための貯蔵電極、電極５３７ｎは信号電子束
を紙面に垂直方向へ転送する転送電極、電極３６は電極
３５から３７ｎ、又は３７ｎから３５へ信号電子束を移
動させるシフト電極である。貯蔵電極３５の下方で一部
表面領域を除く領域、並びに転送電極３７ｎの下方には
、基板と反対導電型のｎ型領域６１並びに６２が基板表
面側に形成されている。ｎ型領域６１を貯藉領域と呼び
、バルク内の信号電子束が貯蔵又は蓄積される。ｎ型領
域６２は転送電極３７ｎを順次オンオフすることにより
信号電子束の転送を担う枚埋込みチャネル層である。基
板と同導電型で高不純物濃度のＰ゛型領域７１が、貯蔵
電極３５の下方で除かれた一部表面領域を少くとも占め
て酸化ケイ素膜下方に形成されている。ここでＰｆ型領
域７１を信号と反対導電型のキャリヤ供給領域 （と呼
ぶ。このキャリヤ供給領域７１は、貯蔵領域６１から埋
込みチャネル層６２への電子束の転送を妨けない範囲で
貯蔵電極３５下方の基板表面領域の一部を少くとも占め
るような配置する。ただしキャリヤ供給領域７１と貯蔵
電極３５とは必ずしも重なり合つている必要はなく、キ
ャリヤ供給領域７１と貯蔵電領域６１との境界上に貯蔵
電極３５の端部が存在するようにしてもよい。また、埋
込みチャネル層６２に隣接して電子束を逃がさない為の
チヤネルストツプスとなる基板と同導電型の高不純物濃
度ｐ゛型領域７２が形成されている。第２図に示す素子
では、信号電荷がエレクトロン（電子）であるので、そ
の貯蔵電極３５には貯蔵領域上の界面反転臨界電圧に対
して負の側に十．分大である電圧を印加する。

この為貯蔵領域６１の酸化ケイ素膜２１との界面にはｐ
゛型のキャリヤ供給領域７１から小数キャリヤのホール
が注入され、この界面付近での暗電流の発生を防止する
ことが出来る。ここで第２図に断面図で示す素子二につ
いて図の下方に実線及び点線をもつて併記したポテンシ
ャル分布図によりこの素止の動作について述べる。まず
、Ｔ，は、貯蔵電極３５は充分な負電圧、シフト電極３
６はオフ、転送電極３７ｎはオン又はオフのそれぞれ状
態にあり、信号電３子束５１が貯蔵領域６１のバルク内
に貯えられているポテンシャル分布を示す。次にＴＢは
シフト電極３６、転送電極３７ｎがそれぞれオン状態と
なり、信号電子束５１がｎ型の埋込みチャネル層６２に
移されるポテンシャル分布を示す。又Ｔ３４ｒはシフト
電極３６がオフ状態となつて貯蔵領域６１と埋込みチャ
ネル層６２が分離されているポテンシャル分布を示す。
ｎ型の埋込みチャネル層６２に移された信号電子束５１
は、紙面の垂直方向に連なつており図示されていない他
の転送電極を順次オン、オフし出力部の転送される。こ
れらのポテンシャル分布図で、分布Ｔ，，Ｔ２，Ｔ。の
点線８１０又は実線８１１はそれぞれ信号キャリヤが；
ないか又は存在する状態の貯蔵領域ポテンシャル、点線
８２０又は実線８２１はそれぞれシフト電極３６のオフ
又はオン状態のシフト電極下方領域ポテンシャル、点線
８３０又は実線８３１は何れも転送電極３７ｎがオン状
態にある時信号ギヤｏリヤがないか又は存在する状態の
転送電極最小ポテンシャル、点線８３２転送電極３７ｎ
に隣接する転送電極（３７ｎ＋１）一図示されていない
−下方の転送領域最小ポテンシャルである。この動作を
実現させるために各電極に印加する電圧波形丁例を第３
図に示す。第３図でＡは貯蔵電極３５、Ｂはシフト電極
３６、Ｃは転送電極３７ｎＮＤが転送電極３７ｎの紙面
垂直方向に隣接する転送電極（３７ｎ＋１）に印加され
る電圧の時間的変化を示す。第３図のタイミングＴｌ，
ｔ２，ｔ３で順に第・２図のポテンシャル分布Ｔ，，Ｔ
２，Ｔ。を実現している。いま第２図素子の貯蔵電極３
５に貯蔵領域上の界面反転臨界電圧に対して負の側に十
分大である電圧を印加した状態では、第２図ｘ方向のポ
テンシャル分布は第４図ａに示されるものとなる。

即ち、貯蔵電極３５に印加する電圧ＶＣＢを負に増加さ
せてゆくと、第４図ａで貯蔵領域６１と酸化ケイ素膜２
との界面のポテンシャルＳ１は基板ポテンシャルＳ２に
接近する。そしてこの界面ポテンシャルが基板ポテンシ
ャルにほぼ等しくなると、この時の値からＶＣＢを負に
更に増加してを界面ポテンシャルは変化しない。何故な
らば、貯蔵領域６１に隣接しているキャリヤ供給領域７
１から正孔９がこの界面に注入されるためである。この
状態で界面は、小数キャリヤである正孔によつて満たさ
れた反転層となり、この部分での暗電流の発生はほぼ完
全に抑えることが出来る。そして信号電子束５１が貯蔵
領域６１のバルク内に貯えられる。次に上記キャリヤ供
給領域７１から正孔が貯蔵領域６１の界面に供給される
ことを第４図ｂによつて説明する。図の貯蔵電極３５の
界面反転臨界亀圧ＶａＢＯより大なる負の電圧を印加す
るとキャリヤ供給領域７１の正孔の一部が前記電極に引
き青せられ、界面に蓄積された反転層を形成する。第４
図ａにはｘ方向に沿う電位分布を示している。なお、上
記ＶＧＢは、基板と同一導電型キャリヤが界面に注入さ
れるように基板と反対導電型極性で界面反転臨界電圧Ｖ
ＣＢＯの絶対値より大きな電圧１ＶｃＢ１≧１ＶｃＢ０
１である。

また、図における１００は電気力線、１０１は空乏層を
夫々示す。暗電流の発生は、空乏化された領域での再結
合中心準位を介して行なわれ、この再結合中心準位置貯
蔵領域６１と酸化ケイ素膜２との界面付近に多く分布す
る。

従つて界面部分を空乏層として用いる従来の信号電子束
貯蔵法では、大きな暗電流を発生して信号電子束貯蔵可
能の時間を大幅の制限している。しかし、この発明の電
荷貯蔵法によれば、貯蔵電極３５を充分負に印加してお
くことにより信号電子束を貯蔵する貯蔵領域６１と酸化
ケイ素膜２の界面を暗電流の供給源にならない小数のキ
ャリヤ（この例で正孔）により満しておくため、この界
面ては暗電流を発生することがなく信号電荷の貯蔵可能
時間が著しく延長できる。第５図に素子の貯蔵領域６１
内電荷分布を示す。第５図て基板の表面絶縁膜２との付
近に分布する正孔９は、その界面にキャリヤ供給領域７
１から注入された信号と反対導電型キャリヤであり、１
０は空乏層領域に於ける空間電荷、５１は信号電子束、
１１はｐ型基板１の空乏領域に於ける空間電荷をそれぞ
れ表わす。正孔の分布により暗電流が激減するそとを第
６図て説明する。

図は貯蔵電極３５に印加する電圧と発生暗電流の関係を
示し、横軸に貯蔵電極印加電圧ＶＣＢをＶて、縦軸に暗
電流ＩＢをＮＡ／ｄで目盛つてあるＶＣＢ。は基板の表
面絶縁膜との界面付近にこの例て正孔９が注入される時
の界面反転臨界電圧を示し、ＶＣ８。＞ＶＣＢの範囲で
キャリヤ供給領域７１から注入される正孔が常に基板の
表面絶縁膜との界面付近を満たす。従つてこの状態の暗
電流ＩＢ。は０．２５ｎＡ／ｄとなて非常に小さい。し
かしＶＣＢＯ＜ＶＣＢの範囲ではホールは注入されず、
暗電流が立ち上がる。正孔の満たされた状態 （で観測
されるこの暗電流は、従来の用法に於ける暗電流の１ハ
哨度でしかない。このため、信号電荷束、この例で示さ
れ電子の貯蔵時間が著しく増大する。前記の例は電荷結
合素子をアナログ信号処理回路の一部に使用したもので
ある。

固体撮像装置、メモリ等に適用してもよい。一次元固体
撮像装置に適用した他の例を第？図に示す。貯蔵電極３
５は透明で、光情報を貯蔵領域６１のバルク内に透過さ
せる。。この素子では貯蔵領域６１及びこの近傍めの入
射光により励起された電荷、この例で電子をイメージ信
号としてこの貯蔵領域６１のバルク内に一定時間蓄積さ
せ、前記の例と同様にして読み出す。この例に於いても
透明な貯蔵電極３５を電圧ＶＣＢ＜ＶＣＢＯの範囲で十
分負に大に保持し、貯蔵領域６１に隣接しているキャリ
ヤ供給領域７１から信号と反対導電型の少数キャリヤ、
この例で正孔を基板内の絶縁膜との界面付近に注入させ
ておく。第８図は第７図に示した一次固体撮像装置の全
体を示すブロック図である。

第８図で３５は図示されていないチヤネルストツプスに
より分離されている貯蔵領域６１１，６１２・・・６１
７から成る貯蔵領域群を示し、各貯蔵領域はセルの機能
を果している。また、上記１１に於いて光電変換された
信号電子束５は転送部分に移され、転送電極３７ｎ＋１
，３７ｎ，３７ｎ−１，・・・の出力側から数えて奇数
番目、偶数番目にそれぞれ位相が１８０−゜異なるφ，
，φ。（第３図Ｃ，Ｄ電圧変化例に対応）で示されるク
ロック電圧を印加することにより、出力検出子３８に転
送され、出力を得させる。この例は二相駆動を用いてあ
るが二相に限らない。又矢印で示す入射光を貯蔵領域の
基板裏面フ側から入れてもよい。この例では暗電流の減
少に伴い、出力のＳ／Ｎ比を改善することが出来る。第
２図および第７図に示した例とも、基板がｐ型である場
合の例であるが、ｎ型の場合についても同様に適用出来
る。この場合にはキャリヤ供給５領域はｎ゛型領域とな
り、基板の絶縁膜との界面に注入される少数キャリヤは
電子となる。このキャリヤ供給領域が貯蔵電極下方の基
板表面領域の一部領域を占めて形成されているため貯蔵
領域に於ける界面反転層へのキャリヤ供給を確実にして
ｏいる。このような電荷結合素子の用法に於いては、既
に述べたように信号キャリヤを貯蔵蓄積する貯蔵領域で
の暗電流を十分小さくすることが出来、信号の貯蔵、蓄
積可能時間を著しく延長することができる。

そして暗電流を減少させるので暗電流に基付く雑音レベ
ルが減少し、信号雑音比（Ｓ／Ｎ比）が大になる利点が
ある。

【図面の簡単な説明】

第１図は従来の電荷結合素子の断面図、第２図はこの発
明の電荷貯蔵法で使用した電荷結合素子の断面図及びこ
の素子の動作時のポテンシャル分布図、第３図は第２図
素子にかける電圧波形例、第４図ａは第２図例素子の貯
蔵領域内ｘ方向ポテンシャル分布図、同図ｂはキャリヤ
供給領域から正孔が貯蔵領域に供給されることを説明す
る断面図、第５図は同じく貯蔵領域内Ｘ方向電荷分布図
、第６図は貯蔵電極に印加する電圧と発生暗電流の関係
を示す特性曲線図、第７図はこの発明の電荷貯蔵法を適
用した別の装置例の断面図、第８図は第７図装置のブロ
ック図である。 １ ・・・・・・半導体素子基板、２・・・・・・表面
絶縁膜、９・・・・・・キャリヤ、３５・・・・・・貯
蔵電極、６１，６１１，９１２，・・・６１７・・・・
・・貯蔵領域、７１・・・・・件ヤリヤ供給領域。

Claims (1)

【特許請求の範囲】
1. １ 電荷結合素子が表面絶縁膜を有する半導体素子基板
   と、前記基板の一方の表面側に形成された基板と反対導
   電型の貯蔵領域と、前記貯蔵領域と同じ表面側に隣接し
   て形成され基板を同導電型のキャリヤ供給領域の双方を
   カバーするように前記表面絶縁膜を介して設けられた貯
   蔵極を備え、貯蔵領域絶縁膜界面に界面反転臨界電圧と
   同一極性でかつ絶対値が前記界面反転臨界電圧より大き
   な電圧を印加して貯蔵領域表面絶縁膜界面に信号と反対
   導電型のキャリヤを注入することによりこの界面の暗電
   流を低減することを特徴とする電荷結合素子に於ける電
   荷貯蔵法。