JP2507027B2 - 電荷転送装置およびその駆動方法 - Google Patents
電荷転送装置およびその駆動方法Info
- Publication number
- JP2507027B2 JP2507027B2 JP5034689A JP5034689A JP2507027B2 JP 2507027 B2 JP2507027 B2 JP 2507027B2 JP 5034689 A JP5034689 A JP 5034689A JP 5034689 A JP5034689 A JP 5034689A JP 2507027 B2 JP2507027 B2 JP 2507027B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor region
- transfer
- layer
- charge transfer
- conductivity type
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Description
【発明の詳細な説明】 産業上の利用分野 本発明は電荷転送装置およびその駆動方法に関するも
ので、とりわけ、固体撮像装置に用いて有益な電荷転送
装置に関するものである。
ので、とりわけ、固体撮像装置に用いて有益な電荷転送
装置に関するものである。
従来の技術 電荷結合素子（CCD）に代表される電荷転送装置を用
いた固体撮像装置は、その低雑音特性等の優位性によ
り、近年、その実用化が著しい。
いた固体撮像装置は、その低雑音特性等の優位性によ
り、近年、その実用化が著しい。
以下、図面を参照しながら従来の固体撮像装置に用い
られている電荷転送装置について、その構造と駆動方法
を説明する。
られている電荷転送装置について、その構造と駆動方法
を説明する。
第８図（ａ）に従来の電荷転送装置の構造を断面結線
図で示す。１はｐ型基板、２はいわゆる埋め込みチャン
ネルCCDのチャンネル部となるn-層、３〜６は転送電
極、７はSiO2等の絶縁層、８〜11は各転送電極への電圧
印加端子である。同図（ｂ）はこれに印加される電圧波
形図であり、20〜23は各々電圧印加端子８〜11に印加さ
れるφ１〜φ４で示す各相電圧をタイミングで表わした
ものである。同図（ｃ）は同図（ｂ）の時刻ｔにおける
チャンネル部の電位分布で、25,26は転送電荷である。
図で示す。１はｐ型基板、２はいわゆる埋め込みチャン
ネルCCDのチャンネル部となるn-層、３〜６は転送電
極、７はSiO2等の絶縁層、８〜11は各転送電極への電圧
印加端子である。同図（ｂ）はこれに印加される電圧波
形図であり、20〜23は各々電圧印加端子８〜11に印加さ
れるφ１〜φ４で示す各相電圧をタイミングで表わした
ものである。同図（ｃ）は同図（ｂ）の時刻ｔにおける
チャンネル部の電位分布で、25,26は転送電荷である。
発明が解決しようとする課題 このような従来の電荷転送装置では、転送電荷を蓄積
するために、電位の井戸を形成したチャンネル部がSi表
面から垂直に第９図のような電位分布を示す。第９図
中、30は伝導帯、31は価電子帯、32は転送電荷、36はSi
表面である。この場合、価電子帯の電子が界面準位34の
ために、矢印33と電子35で示すように、伝導帯に熱的に
励起される。これは正しい信号電荷ではなく、いわゆ
る、暗電流となるものである。この暗電流は、発生の仕
方から、明らかに雑音成分である。このため、CCDが本
質的に有している低雑音特性を充分に発揮できていな
い。とりわけ、固体撮像装置ではその画像品質を著しく
損なう。
するために、電位の井戸を形成したチャンネル部がSi表
面から垂直に第９図のような電位分布を示す。第９図
中、30は伝導帯、31は価電子帯、32は転送電荷、36はSi
表面である。この場合、価電子帯の電子が界面準位34の
ために、矢印33と電子35で示すように、伝導帯に熱的に
励起される。これは正しい信号電荷ではなく、いわゆ
る、暗電流となるものである。この暗電流は、発生の仕
方から、明らかに雑音成分である。このため、CCDが本
質的に有している低雑音特性を充分に発揮できていな
い。とりわけ、固体撮像装置ではその画像品質を著しく
損なう。
本発明は、暗電流の発生を著しく低減し、低雑音性を
充分に発揮できる電荷転送装置の構造およびその駆動方
法を提供するものである。
充分に発揮できる電荷転送装置の構造およびその駆動方
法を提供するものである。
課題を解決するための手段 上記問題点を解決するために、本発明は、電荷転送装
置の１つの転送電極下の転送チャンネルが空乏状態のと
きに、これに隣接した他の転送電極（もしくは転送電極
のない領域）の下のチャンネル電位を異なる状態にして
おき、転送期間以外はすべてのチャンネル部をピンニン
グ状態にするものである。
置の１つの転送電極下の転送チャンネルが空乏状態のと
きに、これに隣接した他の転送電極（もしくは転送電極
のない領域）の下のチャンネル電位を異なる状態にして
おき、転送期間以外はすべてのチャンネル部をピンニン
グ状態にするものである。
詳細な構造では、一導電型の第１の半導体領域内に反
対導電型の第２の半導体領域が形成され、前記第２の半
導体領域の内部もしくは上部に反対導電型の第３の半導
体領域が形成され、前記第２の半導体領域および前記第
３の半導体領域のそれぞれの上部には、絶縁層を介し
て、独立に制御できる、転送電極が形成されており、隣
接した前記転送電極の各々には独立にバイアス供給手段
が設けられており、前記第２の半導体領域および前記第
３の半導体領域のそれぞれは、互いに不純物面密度が異
なるものであり、付加形状として、前記反対導電型の第
２もしくは第３の半導体領域の内部もしくは上部に一導
電型の第４の半導体領域が形成され、前記第３の半導体
領域の上部に絶縁層を介して転送電極が形成されてお
り、前記第４の半導体領域の上部には転送電極が形成さ
れておらず前記第４の半導体領域が第１の半導体領域と
接続されている。
対導電型の第２の半導体領域が形成され、前記第２の半
導体領域の内部もしくは上部に反対導電型の第３の半導
体領域が形成され、前記第２の半導体領域および前記第
３の半導体領域のそれぞれの上部には、絶縁層を介し
て、独立に制御できる、転送電極が形成されており、隣
接した前記転送電極の各々には独立にバイアス供給手段
が設けられており、前記第２の半導体領域および前記第
３の半導体領域のそれぞれは、互いに不純物面密度が異
なるものであり、付加形状として、前記反対導電型の第
２もしくは第３の半導体領域の内部もしくは上部に一導
電型の第４の半導体領域が形成され、前記第３の半導体
領域の上部に絶縁層を介して転送電極が形成されてお
り、前記第４の半導体領域の上部には転送電極が形成さ
れておらず前記第４の半導体領域が第１の半導体領域と
接続されている。
また、その駆動方法としては、電荷転送期間以外の期
間に転送電極の下のすべてのチャンネル部の表面が非空
乏状態となるように、各転送電極に対して所定の電圧を
印加するものである。
間に転送電極の下のすべてのチャンネル部の表面が非空
乏状態となるように、各転送電極に対して所定の電圧を
印加するものである。
作用 上記構成によって、転送期間以外は転送チャンネルの
表面が非空乏状態となるため、界面準位に由来する電荷
転送装置のチャンネル内への暗電流発生が著しく減少さ
れ、電荷転送装置の低雑音性を充分に発揮することがで
きる。
表面が非空乏状態となるため、界面準位に由来する電荷
転送装置のチャンネル内への暗電流発生が著しく減少さ
れ、電荷転送装置の低雑音性を充分に発揮することがで
きる。
実施例 以下、本発明の実施例について図面を参照しながら説
明する。
明する。
第１図に本発明の第１の実施例を示す。第１図（ａ）
に本発明の電荷転送装置の構造を断面結線図で示す。従
来構造と異なるのはｎ層15がn-層２内に設けられている
ことである。このｎ層15の不純物面密度はn-層２の不純
物面密度よりも高く形成しておく。こうすることによっ
て埋め込みチャンネルCCDとして用いるｎ層15とn-層２
とを空乏状態にしたとき、それらのチャンネル電位は、
転送電極3,4,5,6に印加される電圧が等しいときでも、
ｎ層15の方がn-層２よりも高くなる。
に本発明の電荷転送装置の構造を断面結線図で示す。従
来構造と異なるのはｎ層15がn-層２内に設けられている
ことである。このｎ層15の不純物面密度はn-層２の不純
物面密度よりも高く形成しておく。こうすることによっ
て埋め込みチャンネルCCDとして用いるｎ層15とn-層２
とを空乏状態にしたとき、それらのチャンネル電位は、
転送電極3,4,5,6に印加される電圧が等しいときでも、
ｎ層15の方がn-層２よりも高くなる。
同図（ｂ）の16〜19は各々電圧印加端子８〜11に印加
される電圧である。同図（ｃ）は時刻ｔにおけるチャン
ネル部の電位分布で、25,26は転送電荷である。従来例
と異なるのは転送のためのパルスが入る期間T1以外は全
転送電極に負の電圧が印加されていることである。
される電圧である。同図（ｃ）は時刻ｔにおけるチャン
ネル部の電位分布で、25,26は転送電荷である。従来例
と異なるのは転送のためのパルスが入る期間T1以外は全
転送電極に負の電圧が印加されていることである。
このように、時刻ｔに全電極に同じ電圧を印加して
も、同図（ｃ）に示すように、電位の井戸が形成されて
転送電荷25,26を蓄積することができる。この電荷を転
送するとき、印加電圧18,19のハイレベルは、同ハイレ
ベル印加時の転送電極4,6下のチャンネル電位が転送電
極3,5下のｎ層のチャンネル電位よりも、高くなるよう
な電圧が必要である。
も、同図（ｃ）に示すように、電位の井戸が形成されて
転送電荷25,26を蓄積することができる。この電荷を転
送するとき、印加電圧18,19のハイレベルは、同ハイレ
ベル印加時の転送電極4,6下のチャンネル電位が転送電
極3,5下のｎ層のチャンネル電位よりも、高くなるよう
な電圧が必要である。
こうした状態による効果を第２図のポテンシャル状態
図を用いて説明する。
図を用いて説明する。
時刻ｔにおいて転送電荷を蓄積するために電位の井戸
を形成したｎ層のチャンネル部はSi表面から垂直に同図
の実線のような電位分布を示す。40は伝導帯、41は価電
子帯、42は転送電荷である。同じくn-層のチャンネル部
の電位分布を示したのが破線で43は伝導帯、44は価電子
帯である。このとき、ｎ層15、n-層２の界面での電位は
ｐ型基板の電位にほぼ等しくなるようにする。これによ
って、Si表面には反転層として正孔層45が形成される。
この状態では、Si,SiO2界面準位が暗電流の生成中心と
して作用しなくなるため、暗電流による雑音が著しく低
減される。したがって、転送電極3,4,5,6には表面が、
いわゆる、ピンニング状態となるように充分大きな負電
圧を印加する。
を形成したｎ層のチャンネル部はSi表面から垂直に同図
の実線のような電位分布を示す。40は伝導帯、41は価電
子帯、42は転送電荷である。同じくn-層のチャンネル部
の電位分布を示したのが破線で43は伝導帯、44は価電子
帯である。このとき、ｎ層15、n-層２の界面での電位は
ｐ型基板の電位にほぼ等しくなるようにする。これによ
って、Si表面には反転層として正孔層45が形成される。
この状態では、Si,SiO2界面準位が暗電流の生成中心と
して作用しなくなるため、暗電流による雑音が著しく低
減される。したがって、転送電極3,4,5,6には表面が、
いわゆる、ピンニング状態となるように充分大きな負電
圧を印加する。
次に本発明の第２の実施例を第３図を用いて説明す
る。本実施例では第１の実施例と異なり、転送期間T2以
外では転送電荷を複数の電位の井戸に分割して蓄積する
場合である。構造は、同図（ａ）の断面結線図に示すよ
うに、１層目の転送電極5,6の下にn-層、２層目電極3,4
の下にｎ層が形成されている。この構造は１層目の転送
電極5,6を形成した後これらをマスクにして、リン，砒
素等のイオンを注入することによって簡単に実現でき
る。
る。本実施例では第１の実施例と異なり、転送期間T2以
外では転送電荷を複数の電位の井戸に分割して蓄積する
場合である。構造は、同図（ａ）の断面結線図に示すよ
うに、１層目の転送電極5,6の下にn-層、２層目電極3,4
の下にｎ層が形成されている。この構造は１層目の転送
電極5,6を形成した後これらをマスクにして、リン，砒
素等のイオンを注入することによって簡単に実現でき
る。
同図（ｂ）の50〜53は、各々、同図（ａ）の電圧印加
端子８〜11に印加される電圧波形である。同図（ｃ）は
同図（ｂ）の時刻ｔにおけるチャンネル部の電位分布
で、54は転送電荷である。
端子８〜11に印加される電圧波形である。同図（ｃ）は
同図（ｂ）の時刻ｔにおけるチャンネル部の電位分布
で、54は転送電荷である。
次に、本発明の第３の実施例を第４図を用いて説明す
る。本実施例で第２の実施例と異なるのは、同図（ａ）
の断面結線図に示すように、１層目の転送電極65,66の
下にｎ層60、２層目電極63,64の下にn-層61が形成され
ていることである。この構造は１層目の転送電極65,66
を形成した後、これらをマスクにして、ボロン等のイオ
ンを注入することによって簡単に実現できる。同図
（ｂ）の71〜74は、各々、同図（ａ）の電圧印加端子67
〜70に印加される電圧波形である。同図（ｃ）は同図
（ｂ）に時刻ｔにおけるチャンネル部の電位分布で、75
は転送電荷である。
る。本実施例で第２の実施例と異なるのは、同図（ａ）
の断面結線図に示すように、１層目の転送電極65,66の
下にｎ層60、２層目電極63,64の下にn-層61が形成され
ていることである。この構造は１層目の転送電極65,66
を形成した後、これらをマスクにして、ボロン等のイオ
ンを注入することによって簡単に実現できる。同図
（ｂ）の71〜74は、各々、同図（ａ）の電圧印加端子67
〜70に印加される電圧波形である。同図（ｃ）は同図
（ｂ）に時刻ｔにおけるチャンネル部の電位分布で、75
は転送電荷である。
次に本発明の第４の実施例を第５図を用いて説明す
る。これまでの第１〜第３の各実施例では２層構造の転
送電極で４相駆動を例にとって説明したが、本実施例は
３層構造の転送電極の例である。
る。これまでの第１〜第３の各実施例では２層構造の転
送電極で４相駆動を例にとって説明したが、本実施例は
３層構造の転送電極の例である。
構造は、同図（ａ）の断面結線図に示すように、１層
目の転送電極83と２層目の転送電極84の下にn-層80、３
層目電極82の下にｎ層81が形成されている。この構造は
１層目の転送電極83と２層目の転送電極84を形成した
後、これらをマスクにして、リン，砒素等のイオンを注
入することによって簡単に実現できる。
目の転送電極83と２層目の転送電極84の下にn-層80、３
層目電極82の下にｎ層81が形成されている。この構造は
１層目の転送電極83と２層目の転送電極84を形成した
後、これらをマスクにして、リン，砒素等のイオンを注
入することによって簡単に実現できる。
同図（ｂ）の88〜90は、各々、同図（ａ）の電圧印加
端子85〜87に印加される電圧波形である。同図（ｃ）は
同図（ｂ）の時刻ｔにおけるチャンネル部の電位分布
で、91は転送電荷である。
端子85〜87に印加される電圧波形である。同図（ｃ）は
同図（ｂ）の時刻ｔにおけるチャンネル部の電位分布
で、91は転送電荷である。
次に、本発明の第５の実施例を第６図を用いて説明す
る。
る。
構造は、同図（ａ）の断面結線図に示すように、２層
目の転送電極104と３層目の転送電極102の下にn-層10
1、１層目電極103の下にｎ層100が形成されている。こ
の構造は１層目の転送電極103を形成した後、これらを
マスクにして、ボロン等のイオンを注入することによっ
て簡単に実現できる。
目の転送電極104と３層目の転送電極102の下にn-層10
1、１層目電極103の下にｎ層100が形成されている。こ
の構造は１層目の転送電極103を形成した後、これらを
マスクにして、ボロン等のイオンを注入することによっ
て簡単に実現できる。
同図（ｂ）の108〜110は、各々、同図（ａ）の電圧印
加端子105〜107に印加される電圧波形である。同図
（ｃ）は同図（ｂ）の時刻ｔにおけるチャンネル部の電
位分布で、111は転送電荷である。
加端子105〜107に印加される電圧波形である。同図
（ｃ）は同図（ｂ）の時刻ｔにおけるチャンネル部の電
位分布で、111は転送電荷である。
次に、本発明の第６の実施例を第７図を用いて説明す
る。
る。
構造は、同図（ａ）の断面結線図に示すように、１層
目の転送電極123と２層目の転送電極124の下にn-層12
0、転送電極の存在しない領域の下にｎ層121が形成さ
れ、その上にｐ型122が形成されている。同図（ｂ）の1
27,128は各々同図（ａ）の電圧印加端子125,126に印加
される電圧波形である。同図（ｃ）は同図（ｂ）の時刻
ｔにおけるチャンネル部の電位分布で、129は転送電荷
である。
目の転送電極123と２層目の転送電極124の下にn-層12
0、転送電極の存在しない領域の下にｎ層121が形成さ
れ、その上にｐ型122が形成されている。同図（ｂ）の1
27,128は各々同図（ａ）の電圧印加端子125,126に印加
される電圧波形である。同図（ｃ）は同図（ｂ）の時刻
ｔにおけるチャンネル部の電位分布で、129は転送電荷
である。
同図（ａ）のＡ−Ａ′線、Ｂ−Ｂ′線に沿った紙面に
垂直な断面を各々（ｄ），（ｅ）に示すように、ｐ層12
2はｐ型基板１と電気的に接続されている。この構造は
１層目の転送電極123と２層目の転送電極124を形成した
後、これらをマスクにして、リン，砒素等のイオンを注
入した後、ボロン等のイオンを注入することによって簡
単に実現でき、転送電極が２層構造ですむ利点がある。
垂直な断面を各々（ｄ），（ｅ）に示すように、ｐ層12
2はｐ型基板１と電気的に接続されている。この構造は
１層目の転送電極123と２層目の転送電極124を形成した
後、これらをマスクにして、リン，砒素等のイオンを注
入した後、ボロン等のイオンを注入することによって簡
単に実現でき、転送電極が２層構造ですむ利点がある。
なお、ここの説明はｐ型基板に設けられた例であった
が、ｎ型基板内に形成されたｐ層に設けられた場合も同
様の効果があることはもちろんである。
が、ｎ型基板内に形成されたｐ層に設けられた場合も同
様の効果があることはもちろんである。
また導電型の極性を逆にして印加電圧の極性を逆にし
ても同様の効果があることももちろんである。
ても同様の効果があることももちろんである。
発明の効果 以上のように１つの転送電極下の転送チャンネルを空
乏化させたときに、これに隣接した他の転送電極（もし
くは転送電極のない領域）の下のチャンネル電位が異な
る状態となるようにして、転送期間以外はすべてのチャ
ンネル部をピンニング状態とすることによって暗電流の
発生を大幅に減少させ、暗電流による雑音の付加を著し
く低減することができ、その実用的効果は大なるものが
ある。
乏化させたときに、これに隣接した他の転送電極（もし
くは転送電極のない領域）の下のチャンネル電位が異な
る状態となるようにして、転送期間以外はすべてのチャ
ンネル部をピンニング状態とすることによって暗電流の
発生を大幅に減少させ、暗電流による雑音の付加を著し
く低減することができ、その実用的効果は大なるものが
ある。
特に、いわゆるフレーム転送型CCD撮像装置では電荷
転送部が光電変換部を兼ねており、電荷転送部からの暗
電流のばらつきがそのまま，いわゆる，固定パターン雑
音となり、その再生画室を著しく劣化させる。このた
め、本発明による暗電流発生の非常に小さい電荷転送装
置を用いることはその画質改善効果が非常に大きいもの
になる。
転送部が光電変換部を兼ねており、電荷転送部からの暗
電流のばらつきがそのまま，いわゆる，固定パターン雑
音となり、その再生画室を著しく劣化させる。このた
め、本発明による暗電流発生の非常に小さい電荷転送装
置を用いることはその画質改善効果が非常に大きいもの
になる。
また、いわゆるインターライン転送型およびフレーム
インターライン転送型CCD撮像装置では、電荷転送部か
らの暗電流が、暗電流ショット雑音と呼ばれる雑音を生
じ、その再生画質を著しく劣化させる。このため、本発
明による暗電流発生が非常に小さい電荷転送装置を用い
ることはその画質改善効果が非常に大きく、とりわけ、
この機能を垂直CCDに用いるとその効果は大きい。
インターライン転送型CCD撮像装置では、電荷転送部か
らの暗電流が、暗電流ショット雑音と呼ばれる雑音を生
じ、その再生画質を著しく劣化させる。このため、本発
明による暗電流発生が非常に小さい電荷転送装置を用い
ることはその画質改善効果が非常に大きく、とりわけ、
この機能を垂直CCDに用いるとその効果は大きい。
【図面の簡単な説明】 第１図（ａ）〜（ｃ）は本発明の第１の実施例の断面結
線図，波形図，電位分布図、第２図は本発明のSi表面付
近のポテンシャル状態図、第３図（ａ）〜（ｃ）は本発
明の第２の実施例の断面結線図，波形図，電位分布図、
第４図（ａ）〜（ｃ）は本発明の第３の実施例の断面結
線図，波形図，電位分布図，第５図（ａ）〜（ｃ）は本
発明の第４の実施例の断面結線図，波形図，電位分布
図、第６図（ａ）〜（ｃ）は本発明の第５の実施例の断
面結線図，波形図，電位分布図、第７図（ａ）〜（ｅ）
は本発明の第６の実施例の断面結線図，波形図，電位分
布図および要部拡大各断面図、第８図は従来例の断面結
線図，波形図，電位分布図、第９図は暗電流発生の説明
用ポテンシャル状態図である。 １……ｐ型基板、2,61,80,101,120……n-層、3,4,5,6,6
3,64,65,66,82,83,84,102,103,104,123,124……転送電
極、７……絶縁層、8,9,10,11,67,68,69,70,85,86,87,1
05,106,107,125,126,……電圧印加端子、15……ｎ層、1
6,17,18,19,20,21,22,23,50,51,52,53,71,72,73,74,88,
89,90,108,109,110,127,128……印加電圧、25,26……転
送電荷、30,40,43……伝導帯、31,41,44……価電子帯、
32,42,54……転送電荷、34……界面準位、35……暗電流
となる電子、36……Si−SiO2界面、45……正孔反転層、
T1〜T6……転送期間、122……ｐ層。
線図，波形図，電位分布図、第２図は本発明のSi表面付
近のポテンシャル状態図、第３図（ａ）〜（ｃ）は本発
明の第２の実施例の断面結線図，波形図，電位分布図、
第４図（ａ）〜（ｃ）は本発明の第３の実施例の断面結
線図，波形図，電位分布図，第５図（ａ）〜（ｃ）は本
発明の第４の実施例の断面結線図，波形図，電位分布
図、第６図（ａ）〜（ｃ）は本発明の第５の実施例の断
面結線図，波形図，電位分布図、第７図（ａ）〜（ｅ）
は本発明の第６の実施例の断面結線図，波形図，電位分
布図および要部拡大各断面図、第８図は従来例の断面結
線図，波形図，電位分布図、第９図は暗電流発生の説明
用ポテンシャル状態図である。 １……ｐ型基板、2,61,80,101,120……n-層、3,4,5,6,6
3,64,65,66,82,83,84,102,103,104,123,124……転送電
極、７……絶縁層、8,9,10,11,67,68,69,70,85,86,87,1
05,106,107,125,126,……電圧印加端子、15……ｎ層、1
6,17,18,19,20,21,22,23,50,51,52,53,71,72,73,74,88,
89,90,108,109,110,127,128……印加電圧、25,26……転
送電荷、30,40,43……伝導帯、31,41,44……価電子帯、
32,42,54……転送電荷、34……界面準位、35……暗電流
となる電子、36……Si−SiO2界面、45……正孔反転層、
T1〜T6……転送期間、122……ｐ層。
Claims (4)
- 【請求項１】一導電型の第１の半導体領域内に反対導電
型の第２の半導体領域が形成され、前記第２の半導体領
域の内部もしくは上部に，前記第２の半導体領域と同じ
導電型で不純物面密度の異なる，第３の半導体領域が形
成され、前記第２の半導体領域および前記第３の半導体
領域の少なくとも一方の上部に，絶縁層を介して，転送
電極が形成され、前記転送電極には，電荷転送期間以外
の期間に，前記転送電極の下のすべてのチャンネル部の
表面が非空乏状態になる電位を与える，バイアス供給手
段が接続された電荷転送装置。 - 【請求項２】一導電型の第１の半導体領域内に反対導電
型の第２の半導体領域が形成され、前記第２の半導体領
域の内部もしくは上部に，前記第２の半導体領域と同じ
導電型で不純物面密度の異なる，第３の半導体領域が形
成され、前記第２の半導体領域または前記第３の半導体
領域の内部もしくは上部に一導電型の第４の半導体領域
が形成され、前記第４の半導体領域の形成されていない
前記第３の半導体領域または前記第２の半導体領域の上
部にのみ，絶縁層を介して，転送電極が形成されてお
り、前記転送電極には，電荷転送期間以外の期間に，前
記転送電極の下のすべてのチャンネル部の表面が非空乏
状態になる電位を与える，バイアス供給手段が接続され
た電荷転送装置。 - 【請求項３】一導電型の第１の半導体領域内に反対導電
型の第２の半導体領域が形成され、前記第２の半導体領
域の内部もしくは上部に，前記第２の半導体領域と同じ
導電型で不純物面密度の異なる，第３の半導体領域が形
成され、前記第２の半導体領域および前記第３の半導体
領域の少なくとも一方の上部に，絶縁層を介して，転送
電極が形成されており、前記転送電極にバイアス供給手
段が接続された電荷転送装置を駆動する際に、電荷転送
期間以外の期間に，前記転送電極の下のすべてのチャン
ネル部の表面が非空乏状態となるように，前記転送電極
に所定電圧を印加する電荷転送装置の駆動方法。 - 【請求項４】一導電型の第１の半導体領域内に反対導電
型の第２の半導体領域が形成され、前記第２の半導体領
域の内部もしくは上部に，前記第２の半導体領域と同じ
導電型で不純物面密度の異なる，第３の半導体領域が形
成され、前記第２の半導体領域または前記第３の半導体
領域の内部もしくは上部に一導電型の第４の半導体領域
が形成され、前記第４の半導体領域の形成されていない
前記第３の半導体領域または前記第２の半導体領域の上
部にのみ，絶縁層を介して，転送電極が形成されてお
り、前記転送電極にバイアス供給手段が接続された電荷
転送装置を駆動する際に、電荷転送期間以外の期間に，
前記転送電極の下のすべてのチャンネル部の表面が非空
乏状態となるように，前記転送電極に所定電圧を印加す
る電荷転送装置の駆動方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034689A JP2507027B2 (ja) | 1989-03-01 | 1989-03-01 | 電荷転送装置およびその駆動方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5034689A JP2507027B2 (ja) | 1989-03-01 | 1989-03-01 | 電荷転送装置およびその駆動方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH02229439A JPH02229439A (ja) | 1990-09-12 |
| JP2507027B2 true JP2507027B2 (ja) | 1996-06-12 |
Family
ID=12856356
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5034689A Expired - Lifetime JP2507027B2 (ja) | 1989-03-01 | 1989-03-01 | 電荷転送装置およびその駆動方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2507027B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN102593134B (zh) * | 2011-01-07 | 2015-07-08 | 格科微电子（上海）有限公司 | 图像传感器及其制造方法 |
| FR2971084B1 (fr) * | 2011-01-28 | 2013-08-23 | E2V Semiconductors | Capteur d'image multilineaire a integration de charges |
-
1989
- 1989-03-01 JP JP5034689A patent/JP2507027B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH02229439A (ja) | 1990-09-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4328432A (en) | Anti-blooming charge transfer device | |
| US4485315A (en) | Blooming suppression in a CCD imaging device | |
| US5210433A (en) | Solid-state CCD imaging device with transfer gap voltage controller | |
| JPH09246514A (ja) | 増幅型固体撮像装置 | |
| US5289022A (en) | CCD shift register having a plurality of storage regions and transfer regions therein | |
| US4748486A (en) | Solid-state image sensor | |
| JPS6369267A (ja) | 固体撮像装置の駆動方法 | |
| JPS585086A (ja) | 固体撮像装置 | |
| JPS6262553A (ja) | 固体撮像装置 | |
| US4794279A (en) | A solid state imaging device which applies two separate storage voltages for the signal charges so as to reduce the smear level and the dark current | |
| US5912482A (en) | Solid-state image pickup device capable of reducing fixed pattern noise and preventing smear | |
| JPS5983477A (ja) | 撮像方式 | |
| JPH08181300A (ja) | 撮像デバイス | |
| JPH0447515B2 (ja) | ||
| JP2507027B2 (ja) | 電荷転送装置およびその駆動方法 | |
| JPH0590554A (ja) | 固体撮像素子 | |
| US5323034A (en) | Charge transfer image pick-up device | |
| US6891243B2 (en) | Solid-state image pick-up device | |
| JPH0821705B2 (ja) | 電荷移送形固体撮像素子 | |
| JP2909158B2 (ja) | 電荷結合装置 | |
| JP3077608B2 (ja) | 電荷転送装置およびその製造方法 | |
| JP2599813B2 (ja) | 固体撮像素子の駆動方法 | |
| JPH0669089B2 (ja) | 電荷転送装置 | |
| JPH09205192A (ja) | 電荷結合素子形固体撮像素子とその製造及び駆動方法 | |
| JP2738589B2 (ja) | 固体撮像素子 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080402 Year of fee payment: 12 |
|
| FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 13 |
|
| EXPY | Cancellation because of completion of term |