JPH04114218A - コンピュータ端末の電源制御方式 - Google Patents
コンピュータ端末の電源制御方式Info
- Publication number
- JPH04114218A JPH04114218A JP2234816A JP23481690A JPH04114218A JP H04114218 A JPH04114218 A JP H04114218A JP 2234816 A JP2234816 A JP 2234816A JP 23481690 A JP23481690 A JP 23481690A JP H04114218 A JPH04114218 A JP H04114218A
- Authority
- JP
- Japan
- Prior art keywords
- power supply
- external storage
- storage device
- state
- power
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000000034 method Methods 0.000 claims description 10
- 230000002401 inhibitory effect Effects 0.000 abstract 3
- 238000010586 diagram Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 3
- 230000008676 import Effects 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Landscapes
- Power Sources (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、外部記憶装置を接続するコンピュタ端末の電
源制御方式に関する。
源制御方式に関する。
従来、この種のコンピュータ端末の電源制御方式は、外
部記憶装置が呼び出されて書き込み・読となる操作を防
止していた。
部記憶装置が呼び出されて書き込み・読となる操作を防
止していた。
また、携帯用のコンピュータ端末で補助電源を有する場
合、外部電源が切断しても、電源スイッtη チの切断操作がない限り、自動的にかつ瞬断なしに補助
電源が所要部へ電源を供給する。補助電源の無用な消費
を防ぐため、コンピュータシステムに所定時間の動作が
ない場合、自動的に電源供給を切断する対策を講じた電
源制御方式もある。
合、外部電源が切断しても、電源スイッtη チの切断操作がない限り、自動的にかつ瞬断なしに補助
電源が所要部へ電源を供給する。補助電源の無用な消費
を防ぐため、コンピュータシステムに所定時間の動作が
ない場合、自動的に電源供給を切断する対策を講じた電
源制御方式もある。
上述の従来のコンピュータ端末の電源制御方式は、電源
綱断を禁止する、例えば外部記憶装置への書き込み状態
の間、赤ランプの点灯で電源スィッチの切断禁止を操作
者に注意する構成となっているので、赤ランプの点灯中
に電源スィッチの切断操作があるとき、外部記憶装置へ
の書き込み動作中では書き込みデータを破壊するという
問題点があった。
綱断を禁止する、例えば外部記憶装置への書き込み状態
の間、赤ランプの点灯で電源スィッチの切断禁止を操作
者に注意する構成となっているので、赤ランプの点灯中
に電源スィッチの切断操作があるとき、外部記憶装置へ
の書き込み動作中では書き込みデータを破壊するという
問題点があった。
本発明の目的は、外部記憶装置の動作状態を電源部へ通
知し、切断禁止状態では電源スィッチの切断操作でも電
源供給を継続することにより、上記問題点を解決したコ
ンピュータ端末の電源制御方式を提供することにある。
知し、切断禁止状態では電源スィッチの切断操作でも電
源供給を継続することにより、上記問題点を解決したコ
ンピュータ端末の電源制御方式を提供することにある。
本発明によるコンピュータ端末の電源制御方式の基本構
成は、外部記憶装置を接続するコンピュータ端末の電源
制御方式において、コンピュータ端末の処理装置と外部
記憶装置との間を伝送する信号・情報の状態を読み取り
、電源の切断を禁止する状態で切断禁止信号を出力する
状態読取部と、この切断禁止信号を少くとも受信してい
る間、少くとも前記外部記憶装置への電源供給切断条件
を排除する電源部を有する。
成は、外部記憶装置を接続するコンピュータ端末の電源
制御方式において、コンピュータ端末の処理装置と外部
記憶装置との間を伝送する信号・情報の状態を読み取り
、電源の切断を禁止する状態で切断禁止信号を出力する
状態読取部と、この切断禁止信号を少くとも受信してい
る間、少くとも前記外部記憶装置への電源供給切断条件
を排除する電源部を有する。
また、上記基本構成で記載の状態読取部の具体化構成の
一つ、コンピュータ端末の処理装置および外部記憶装置
の少くとも一方に配備され、かつ外部記憶装置の少くと
も書き込み状態の間中、切断禁止信号を出力する。
一つ、コンピュータ端末の処理装置および外部記憶装置
の少くとも一方に配備され、かつ外部記憶装置の少くと
も書き込み状態の間中、切断禁止信号を出力する。
更に、上記基本構成で記載の電源部の具体化構成の一つ
は、補助電源を内蔵し、少くとも切断禁止信号を受信中
は主電源が停止しても電源供給を継続する無停電手段を
有する。
は、補助電源を内蔵し、少くとも切断禁止信号を受信中
は主電源が停止しても電源供給を継続する無停電手段を
有する。
上述の手段によるコンピュータ端末の電源制御方式は、
切断禁止信号が発生している間、電源スィッチの切断操
作があっても、外部記憶装置への電源供給の切断はない
。
切断禁止信号が発生している間、電源スィッチの切断操
作があっても、外部記憶装置への電源供給の切断はない
。
次に本発明のコンピュータ端末の電源制御方式について
図面を参照して説明する。
図面を参照して説明する。
第1図は本発明の一実旅例を示すブロック図であり、切
断禁止信号を除き従来と同一構成である。
断禁止信号を除き従来と同一構成である。
第1図に示すように、コンピュータ端末は処理装置lO
に外部記憶装置20および表示装置30を接続する。処
理装置10は中央処理部11.主記憶部121表示制御
部13.DMA制御部14.電源スィッチ15および電
源部16を有する。外部記憶装置20は、例えばフロッ
ピ・ディスクのような外部記憶媒体21.状態読取部2
2および状態表示23を有する。
に外部記憶装置20および表示装置30を接続する。処
理装置10は中央処理部11.主記憶部121表示制御
部13.DMA制御部14.電源スィッチ15および電
源部16を有する。外部記憶装置20は、例えばフロッ
ピ・ディスクのような外部記憶媒体21.状態読取部2
2および状態表示23を有する。
コンピュータ端末は、中央処理部11が主記憶部12が
記憶するプログラムおよびデータを駆使して機能処理し
、表示制御部13に指示して表示装置30で所定の可視
表示する。DMA制御部14は主記憶部12と外部記憶
媒体21との間でデータを、中央処理装置11の処理な
しで、直接書き込み・読み取る制御をする。
記憶するプログラムおよびデータを駆使して機能処理し
、表示制御部13に指示して表示装置30で所定の可視
表示する。DMA制御部14は主記憶部12と外部記憶
媒体21との間でデータを、中央処理装置11の処理な
しで、直接書き込み・読み取る制御をする。
電源スィッチ15は人の操作により電源の接続信号と切
断信号とを電源部16に出力する。この接続信号が電源
部16に各所へ電源を供給するよう指示し、切断信号は
電源の供給を停止する。電源部16は1!源を処理装置
10.外部記憶装置20および表示装置30へ供給する
が、外部記憶装置20から切断禁止信号を受信中は電源
スィッチ15から切断信号を受信しても電源供給を停止
せず、継続する。
断信号とを電源部16に出力する。この接続信号が電源
部16に各所へ電源を供給するよう指示し、切断信号は
電源の供給を停止する。電源部16は1!源を処理装置
10.外部記憶装置20および表示装置30へ供給する
が、外部記憶装置20から切断禁止信号を受信中は電源
スィッチ15から切断信号を受信しても電源供給を停止
せず、継続する。
外部記憶装置20は外部記憶媒体21.状態読取部22
および状態表示部23を有する。外部記憶媒体21はフ
ロッピーディスクなどであり、DMA制御部14の制御
をうけてデータを読み書きする。状態読取部22はDM
A制御部14と外部記憶媒体21との間で授受する情報
・信号を傍受して動作状態を読み取り、読み取った状態
を状態表示部23に可視表示すると共に、電源供給の切
断により記憶データを破壊する書き込み状態では、切断
禁止信号を電源部16へ送信する。
および状態表示部23を有する。外部記憶媒体21はフ
ロッピーディスクなどであり、DMA制御部14の制御
をうけてデータを読み書きする。状態読取部22はDM
A制御部14と外部記憶媒体21との間で授受する情報
・信号を傍受して動作状態を読み取り、読み取った状態
を状態表示部23に可視表示すると共に、電源供給の切
断により記憶データを破壊する書き込み状態では、切断
禁止信号を電源部16へ送信する。
状態表示部23の最も単純な構成は赤色の警報ランプで
、切断禁止の状態にあることを可視表示する。文字表示
板を備える場合、状態表示部23は、「書き込み中J・
「読み取り中」などの文字表示ができる。
、切断禁止の状態にあることを可視表示する。文字表示
板を備える場合、状態表示部23は、「書き込み中J・
「読み取り中」などの文字表示ができる。
切断禁止信号は書き込み中の状態で必ず発生するが、例
えば外部記憶装置が稼働中といった状態で発生してもよ
く、この場合には発生条件および制御が単純化できる効
果を生じる。
えば外部記憶装置が稼働中といった状態で発生してもよ
く、この場合には発生条件および制御が単純化できる効
果を生じる。
次に第2図は第1図の電源部16の電源供給接続/切断
指示部分の例を示す論理回路図である。
指示部分の例を示す論理回路図である。
第2図によれば、電源スィッチ15からの信号と状態読
取部22からの信号を入力して電源供給を制御する信号
を出力する論理和回路40が図示されている。電源スィ
ッチ15からの接続信号および切断信号はそれぞれ二進
符号l・0とし、状態読取部22からの切断禁止信号を
二進符号lとするとき、電源供給の接続指示および切断
指示それぞれの出力は二進符号l・0となる。
取部22からの信号を入力して電源供給を制御する信号
を出力する論理和回路40が図示されている。電源スィ
ッチ15からの接続信号および切断信号はそれぞれ二進
符号l・0とし、状態読取部22からの切断禁止信号を
二進符号lとするとき、電源供給の接続指示および切断
指示それぞれの出力は二進符号l・0となる。
第3図は電源供給制御手順の一例を示すフロー図である
。第3図に第1図を伴せ参照して説明する。
。第3図に第1図を伴せ参照して説明する。
第3図に示すように、電源部16は電源スィッチ415
から接続信号を受信(101)したとき電源を各装置1
0,20.30に接続して供給(102)する。次いで
電源スィッチ15から切断信号を受信(103)したと
き、電源部16は切断禁止信号の有無を調べ(l O4
)、切断禁止信号がないとき、電源の接続を切断して供
給を停止(105)する。
から接続信号を受信(101)したとき電源を各装置1
0,20.30に接続して供給(102)する。次いで
電源スィッチ15から切断信号を受信(103)したと
き、電源部16は切断禁止信号の有無を調べ(l O4
)、切断禁止信号がないとき、電源の接続を切断して供
給を停止(105)する。
本実施例では、電源部がコンピュータ端末の処理装置に
配備され、電源を内蔵するように図示して説明したが、
外部記憶装置に備えても、それぞれの装置に分散して備
えてもよく、また外部から電源を接続しても、内部電源
を補助電源としてもよい。
配備され、電源を内蔵するように図示して説明したが、
外部記憶装置に備えても、それぞれの装置に分散して備
えてもよく、また外部から電源を接続しても、内部電源
を補助電源としてもよい。
補助電源を内蔵する場合、電源部は主電源と並行して補
助電源を接続し、主電源が停止しても補助電源により瞬
断なく電源供給する無停電手段を備えることが、間違っ
て外部電源を取り込むコードが外れても障害を生じない
ために効果的である。
助電源を接続し、主電源が停止しても補助電源により瞬
断なく電源供給する無停電手段を備えることが、間違っ
て外部電源を取り込むコードが外れても障害を生じない
ために効果的である。
以上説明したように、本発明のコンピュータ端末の電源
制御方式によれば、外部記憶装置の動作状態を読み取り
、電源の切断による電源供給停止で、記憶データを破壊
する恐れのある状態では電源を切断禁止できる構成とな
っているので、外部記憶装置の書き込み状態のような、
電源断によって記憶テークが破壊する状態での電源の切
断が防止できるという効果が得られる。
制御方式によれば、外部記憶装置の動作状態を読み取り
、電源の切断による電源供給停止で、記憶データを破壊
する恐れのある状態では電源を切断禁止できる構成とな
っているので、外部記憶装置の書き込み状態のような、
電源断によって記憶テークが破壊する状態での電源の切
断が防止できるという効果が得られる。
第1図
第1図は本発明のコンピュータ端末の電源制御方式の一
実施例を示すブロック図、第2図は本発明による電源接
続/切断指示の一例を示す論理回路図、第3図は本発明
の電源供給/停止にかかわる手順の一例を示すフロー図
である。 lO・・・・・・コンピュータ本体、15・・・・・・
電源スィッチ、16・・・・・・電源部、20・・・・
・・外部記憶装置。 代理人 弁理士 内 原 晋
実施例を示すブロック図、第2図は本発明による電源接
続/切断指示の一例を示す論理回路図、第3図は本発明
の電源供給/停止にかかわる手順の一例を示すフロー図
である。 lO・・・・・・コンピュータ本体、15・・・・・・
電源スィッチ、16・・・・・・電源部、20・・・・
・・外部記憶装置。 代理人 弁理士 内 原 晋
Claims (3)
- (1)外部記憶装置を接続するコンピュータ端末の電源
制御方式において、コンピュータ端末の処理装置と、外
部記憶装置との間を伝送する信号・情報の状態を読み取
り、電源の切断を禁止する状態で切断禁止信号を出力す
る状態読取部と、この切断禁止信号を少くとも受信して
いる間、少くとも前記外部記憶装置への電源供給切断条
件を排除する電源部を有することを特徴とするコンピュ
ータ端末の電源制御方式。 - (2)請求項1記載の状態読取部が、処理装置および外
部記憶装置の少くとも一方に配備のされ、かつ外部記憶
装置の少くとも書込み状態の間中、切断禁止信号を出力
することを特徴とする請求項(1)記載のコンピュータ
端末の電源制御方式。 - (3)請求項1記載の電源部が、補助電源を内蔵し、少
くとも切断禁止信号を受信中は主電源が停止しても電源
供給を継続する無停電手段を有することを特徴とする請
求項(1)記載のコンピュータ端末の電源制御方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2234816A JPH04114218A (ja) | 1990-09-05 | 1990-09-05 | コンピュータ端末の電源制御方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2234816A JPH04114218A (ja) | 1990-09-05 | 1990-09-05 | コンピュータ端末の電源制御方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04114218A true JPH04114218A (ja) | 1992-04-15 |
Family
ID=16976836
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2234816A Pending JPH04114218A (ja) | 1990-09-05 | 1990-09-05 | コンピュータ端末の電源制御方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04114218A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09152918A (ja) * | 1995-11-29 | 1997-06-10 | Nec Corp | フラッシュメモリ保護機構,それを用いたフラッシュメモリ制御装置,及びフラッシュメモリ保護方法 |
JP2006004245A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP2006268272A (ja) * | 2005-03-23 | 2006-10-05 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びその不揮発性メモリ内データ書き換え処理方法 |
-
1990
- 1990-09-05 JP JP2234816A patent/JPH04114218A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09152918A (ja) * | 1995-11-29 | 1997-06-10 | Nec Corp | フラッシュメモリ保護機構,それを用いたフラッシュメモリ制御装置,及びフラッシュメモリ保護方法 |
JP2006004245A (ja) * | 2004-06-18 | 2006-01-05 | Seiko Epson Corp | 集積回路装置及び電子機器 |
JP4662019B2 (ja) * | 2004-06-18 | 2011-03-30 | セイコーエプソン株式会社 | 集積回路装置及び電子機器 |
JP2006268272A (ja) * | 2005-03-23 | 2006-10-05 | Hitachi Global Storage Technologies Netherlands Bv | データ記憶装置及びその不揮発性メモリ内データ書き換え処理方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6938178B2 (en) | Terminal device and real-time clock control method therefor enabling preservation of clock/calendar information and high information readout speed | |
JPH04114218A (ja) | コンピュータ端末の電源制御方式 | |
JPH03171310A (ja) | パーソナルコンピュータ | |
JPS6378298A (ja) | 機器の異常警報装置 | |
GB2375198A (en) | System for making automatic backup copies of computer files when a personal computer is switched off | |
JPH0519899A (ja) | データ保護装置 | |
JP3372026B2 (ja) | Pciホットプラグのための警報装置 | |
JPH1118430A (ja) | 温度異常検出保護回路 | |
JPS6339013A (ja) | 電子計算機 | |
JPH08137625A (ja) | ディスク制御装置 | |
JPH04178963A (ja) | 外部記憶装置制御装置 | |
JP2002032239A (ja) | 多重化システム | |
JPH04155419A (ja) | パーソナルコンピュータシステム | |
JPH03142516A (ja) | メモリカード保護装置 | |
JPH04162115A (ja) | 情報処理装置 | |
JPS56108151A (en) | Recording system of state information | |
JPS6055420A (ja) | 電源制御方式 | |
JPH0267615A (ja) | 周辺制御装置 | |
JPH01298418A (ja) | オンライン端末制御装置 | |
JPH02128260A (ja) | 電源オン/オフ時のメモリデータチェック方式 | |
JPS59168994A (ja) | メモリを備えたシステムにおけるデ−タの秘密保護方式 | |
JPS6460858A (en) | System for preventing destruction of disk | |
JPH0228816A (ja) | 表示装置における電源制御方式 | |
JPS59127130A (ja) | 電子計算機の電源制御方式 | |
JPS63150716A (ja) | メモリバツクアツプ方式 |