JPH04110648A - 集積化感応素子 - Google Patents
集積化感応素子Info
- Publication number
- JPH04110648A JPH04110648A JP2228067A JP22806790A JPH04110648A JP H04110648 A JPH04110648 A JP H04110648A JP 2228067 A JP2228067 A JP 2228067A JP 22806790 A JP22806790 A JP 22806790A JP H04110648 A JPH04110648 A JP H04110648A
- Authority
- JP
- Japan
- Prior art keywords
- signal processing
- processing circuit
- electrode
- sensitive
- sensitive film
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 108091027981 Response element Proteins 0.000 title 1
- 239000003990 capacitor Substances 0.000 abstract description 8
- 238000009499 grossing Methods 0.000 abstract description 4
- 239000010931 gold Substances 0.000 description 8
- 238000001514 detection method Methods 0.000 description 6
- 229910052581 Si3N4 Inorganic materials 0.000 description 5
- 229910052737 gold Inorganic materials 0.000 description 5
- 238000000034 method Methods 0.000 description 5
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 5
- 238000004544 sputter deposition Methods 0.000 description 5
- 238000010586 diagram Methods 0.000 description 4
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000012528 membrane Substances 0.000 description 4
- 239000002184 metal Substances 0.000 description 4
- 229910052751 metal Inorganic materials 0.000 description 4
- 239000000758 substrate Substances 0.000 description 4
- 238000006243 chemical reaction Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000000059 patterning Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 238000000206 photolithography Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Landscapes
- Investigating Or Analyzing Materials By The Use Of Electric Means (AREA)
- Investigating Or Analyzing Materials By The Use Of Fluid Adsorption Or Reactions (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
[発明の目的]
(産業上の利用分野)
この発明は、例えば湿度センサ等、外的要因により電気
的特性か変化する感応体か設けられた感応部を、その電
気的特性の変化を処理する信号処理回路上に一体的に集
積化した集積化感応素子に関し、例えばエアコン等の空
調機器の制御等に用いられるものである。
的特性か変化する感応体か設けられた感応部を、その電
気的特性の変化を処理する信号処理回路上に一体的に集
積化した集積化感応素子に関し、例えばエアコン等の空
調機器の制御等に用いられるものである。
(従来の技術)
集積化感応素子は、感応部と信号処理回路とが一体的に
集積されているので、使い勝手かよく、量産性に優れ、
また、特に静電容量型の感応部に対しては、配線引延し
による浮遊容量の低下などに有効である。しかし信号処
理回路を含む周辺回路と感応部とが密接17ているため
に生じる問題もある。
集積されているので、使い勝手かよく、量産性に優れ、
また、特に静電容量型の感応部に対しては、配線引延し
による浮遊容量の低下などに有効である。しかし信号処
理回路を含む周辺回路と感応部とが密接17ているため
に生じる問題もある。
以下、従来の集積化感応素子を、空調器の湿度感知に用
いられる静電容量型集積化感応素子に例をとり、第3図
の(A)、(B)を用いて説明する。第3図(A)は回
路図を示しており、同図において、1はMOSFETの
動作点を決める直流バイアスを供給するための直流電圧
源、2は一定の周波数及び振幅をもつ交流電圧を発生す
る交流電圧源、3は直流バイアス印加用の高抵抗、4は
リファレンス用コンデンサ、11は静電容量型感応部で
あり感応膜上部電極12と感応膜下部電極13の1対の
電極の間に外的要因である被検知湿度により誘電率(電
気的特性)が変化する感応体としての感応膜が設けられ
ている。14は信号処理回路を構成するオペアンプ、1
5は帰還抵抗、16は整流用ダイオード、17は平滑用
コンデンサである。
いられる静電容量型集積化感応素子に例をとり、第3図
の(A)、(B)を用いて説明する。第3図(A)は回
路図を示しており、同図において、1はMOSFETの
動作点を決める直流バイアスを供給するための直流電圧
源、2は一定の周波数及び振幅をもつ交流電圧を発生す
る交流電圧源、3は直流バイアス印加用の高抵抗、4は
リファレンス用コンデンサ、11は静電容量型感応部で
あり感応膜上部電極12と感応膜下部電極13の1対の
電極の間に外的要因である被検知湿度により誘電率(電
気的特性)が変化する感応体としての感応膜が設けられ
ている。14は信号処理回路を構成するオペアンプ、1
5は帰還抵抗、16は整流用ダイオード、17は平滑用
コンデンサである。
第3図(B)は、上記の回路構成のうち、静電容量型感
応部11とオペアンプ14の入力段に当るMOSFET
の部分の構造を示している。p型Si基板18の主面に
nウェル19が形成され、そのnウェル19内にp型の
ソース領域21及びドレイン領域22が離隔して形成さ
れている。ソス領域21とドレイン領域22の間におけ
るチャネル領域上にはゲート酸化膜を介してゲート電極
23が形成されている。24はソース電極、25はドレ
イン電極である。このようにしてSt基板18の主面に
オペアンプ14の入力段に当るMOSFETか構成され
ている。26はシリコン酸化膜、27はシリコン窒化膜
、28は信号処理回路の低インピーダンス側、即ちSi
基板]8に接続された低インピーダンス電極である。
応部11とオペアンプ14の入力段に当るMOSFET
の部分の構造を示している。p型Si基板18の主面に
nウェル19が形成され、そのnウェル19内にp型の
ソース領域21及びドレイン領域22が離隔して形成さ
れている。ソス領域21とドレイン領域22の間におけ
るチャネル領域上にはゲート酸化膜を介してゲート電極
23が形成されている。24はソース電極、25はドレ
イン電極である。このようにしてSt基板18の主面に
オペアンプ14の入力段に当るMOSFETか構成され
ている。26はシリコン酸化膜、27はシリコン窒化膜
、28は信号処理回路の低インピーダンス側、即ちSi
基板]8に接続された低インピーダンス電極である。
また、上述のMOSFETを含む信号処理回路上には、
静電容量型感応部11か一体的に形成されている。シリ
コン窒化膜27上にTi−Auの積層膜からなる感応膜
下部電極13が形成され、感応膜下部電極13は信号処
理回路における高インピーダンス側入力端となるゲート
電極23に接続されている。感応膜下部電極13上には
感応膜8が設けられ、その上に通気性のある金膜からな
る感応膜上部電極12が形成されている。感応膜上部電
極12は上部電極引下し電極29を介して低インピーダ
ンス電極28に接続されている。
静電容量型感応部11か一体的に形成されている。シリ
コン窒化膜27上にTi−Auの積層膜からなる感応膜
下部電極13が形成され、感応膜下部電極13は信号処
理回路における高インピーダンス側入力端となるゲート
電極23に接続されている。感応膜下部電極13上には
感応膜8が設けられ、その上に通気性のある金膜からな
る感応膜上部電極12が形成されている。感応膜上部電
極12は上部電極引下し電極29を介して低インピーダ
ンス電極28に接続されている。
そして、交流電圧源2から発生した交流電圧がリファレ
ンス用コンデンサ4と静電容量型感応部11により分圧
される。外的要因である湿度が感応膜上部電極12を通
して感応膜8に吸収されると、その誘電率が変化し静電
容量が変化して静電容量型感応部11の分圧が変化する
。静電容量型感応部11の分圧は、オペアンプ14に入
力してインピーダンス変換後、ダイオード16で整流さ
れ平滑用コンデンサ17で平滑されて直流の電圧値とし
て出力される。この電圧値により湿度が検出される。
ンス用コンデンサ4と静電容量型感応部11により分圧
される。外的要因である湿度が感応膜上部電極12を通
して感応膜8に吸収されると、その誘電率が変化し静電
容量が変化して静電容量型感応部11の分圧が変化する
。静電容量型感応部11の分圧は、オペアンプ14に入
力してインピーダンス変換後、ダイオード16で整流さ
れ平滑用コンデンサ17で平滑されて直流の電圧値とし
て出力される。この電圧値により湿度が検出される。
第4図には、他の従来例を示す。静電容量型感応部にお
ける静電容量が感応膜上部電極12と感応膜下部電極1
3による容量と、感応膜上部電極12と他の感応膜下部
電極31による容量との直列接続により構成されている
。
ける静電容量が感応膜上部電極12と感応膜下部電極1
3による容量と、感応膜上部電極12と他の感応膜下部
電極31による容量との直列接続により構成されている
。
(発明が解決しようとする課題)
従来の静電容量型集積化感応素子は、第3図及び第4図
に示した何れのものも、感応部11における上、下1対
の感応膜電極のうち、信号処理回路における高インピー
ダンス側に接続された感応膜下部電極13が信号処理回
路に近接して形成されていたため、第3図(A)に示す
ように、浮遊容量C1、及びC2が高インピーダンス側
の感応膜下部電極13に乗ってしまい、その下側の信号
処理回路からのノイズを入力してしまい易く、精度の高
い検出出力を取出すことが難しいという問題があった。
に示した何れのものも、感応部11における上、下1対
の感応膜電極のうち、信号処理回路における高インピー
ダンス側に接続された感応膜下部電極13が信号処理回
路に近接して形成されていたため、第3図(A)に示す
ように、浮遊容量C1、及びC2が高インピーダンス側
の感応膜下部電極13に乗ってしまい、その下側の信号
処理回路からのノイズを入力してしまい易く、精度の高
い検出出力を取出すことが難しいという問題があった。
そこで、この発明は、信号処理回路がらのノイズの混入
を最小限に抑えて精度の高い検出出力を取出すことがで
きる集積化感応素子を提供することを目的する。
を最小限に抑えて精度の高い検出出力を取出すことがで
きる集積化感応素子を提供することを目的する。
[発明の構成]
(課題を解決するための手段)
この発明は上記課題を解決するために、1対の電極の間
に被検知対象である外的要因により電気的特性が変化す
る感応体が設けられた感応部を、該感応部における電気
的特性の変化を処理して当該電気的特性の変化に対応し
た信号を出力する信号処理回路上に一体的に形成した集
積化感応素子であって、前記感応部の1対の電極のうち
、前記信号処理回路における低インピーダンス側に接続
される電極を前記信号処理回路に近接した側に形成し高
インピーダンス側に接続される電極を前記信号処理回路
から離隔した側に形成してなることを要旨とする。
に被検知対象である外的要因により電気的特性が変化す
る感応体が設けられた感応部を、該感応部における電気
的特性の変化を処理して当該電気的特性の変化に対応し
た信号を出力する信号処理回路上に一体的に形成した集
積化感応素子であって、前記感応部の1対の電極のうち
、前記信号処理回路における低インピーダンス側に接続
される電極を前記信号処理回路に近接した側に形成し高
インピーダンス側に接続される電極を前記信号処理回路
から離隔した側に形成してなることを要旨とする。
(作用)
感応部の1対の電極のうち、信号処理回路における高イ
ンピーダンス側に接続される電極か信号処理回路から離
隔した側に形成される。これにより、信号処理回路から
高インピーダンス側に接続される電極へのノイズの混入
が最小限に抑えられ、精度の高い検出出力を取出すこと
が可能となる。
ンピーダンス側に接続される電極か信号処理回路から離
隔した側に形成される。これにより、信号処理回路から
高インピーダンス側に接続される電極へのノイズの混入
が最小限に抑えられ、精度の高い検出出力を取出すこと
が可能となる。
(実施例)
以下、この発明の実施例を図面に基づいて説明する。こ
の実施例は、湿度検出用の静電容量型集積化感応素子に
適用されている。
の実施例は、湿度検出用の静電容量型集積化感応素子に
適用されている。
第1図は、この発明の一実施例を示す図である。
なお、第1図及び後述の第2図において前記第3図にお
ける素子及び部材等と同一ないし均等のものは、前記と
同一符号を以って示し、重複した説明を省略する。
ける素子及び部材等と同一ないし均等のものは、前記と
同一符号を以って示し、重複した説明を省略する。
この実施例では、信号処理回路に近接した側、即ちシリ
コン窒化膜27上に形成されたTi−Au膜からなる感
応膜下部電極7が低インピーダンス電極28に接続され
ている。一方、通気性のある金膜からなる感応膜上部電
極6は、上部電極引下し電極9を介して信号処理回路に
おける高インピーダンス側入力端となるゲート電極23
に接続されている。
コン窒化膜27上に形成されたTi−Au膜からなる感
応膜下部電極7が低インピーダンス電極28に接続され
ている。一方、通気性のある金膜からなる感応膜上部電
極6は、上部電極引下し電極9を介して信号処理回路に
おける高インピーダンス側入力端となるゲート電極23
に接続されている。
次いで、静電容量型集積化感応素子の製造方法の一例を
説明する。
説明する。
Si基板18の主面に、MOSFETを含む信号処理回
路を形成した後、シリコン窒化膜27をパッシベーショ
ン膜として所要厚さに堆積する。
路を形成した後、シリコン窒化膜27をパッシベーショ
ン膜として所要厚さに堆積する。
シリコン窒化膜27の所定のパッド部分にフォトリソグ
ラフィ法によりコンタクトホールを開け、低インピーダ
ンス電極28に接続されるように、Ti、Auの順に各
々数千大の厚みにスパッタリング法で堆積し、フォトリ
ソグラフィ法によりバターニングしてTi−Auの積層
膜からなる感応膜下部電極7を形成する。次に、感湿性
のポリイミド膜(イミド化前ゲル状)をスピンコード法
で1〜数μmの厚みとなるよう塗布し、200〜300
℃でイミド化する。これをフォトリソグラフィ法でバタ
ーニングして感応膜下部電極7上に感応膜8を形成する
。感応膜8上に、厚みが数百Aで通気性のある金膜から
なる感応膜上部電極6をメタルマスクを用いたスパッタ
リング法で形成する。その後、感応膜上部電極6とゲー
ト電極23とを接続する上部電極引下し電極9をメタル
マスクを用いたスパッタリング法で数μm程度の厚さに
形成する。
ラフィ法によりコンタクトホールを開け、低インピーダ
ンス電極28に接続されるように、Ti、Auの順に各
々数千大の厚みにスパッタリング法で堆積し、フォトリ
ソグラフィ法によりバターニングしてTi−Auの積層
膜からなる感応膜下部電極7を形成する。次に、感湿性
のポリイミド膜(イミド化前ゲル状)をスピンコード法
で1〜数μmの厚みとなるよう塗布し、200〜300
℃でイミド化する。これをフォトリソグラフィ法でバタ
ーニングして感応膜下部電極7上に感応膜8を形成する
。感応膜8上に、厚みが数百Aで通気性のある金膜から
なる感応膜上部電極6をメタルマスクを用いたスパッタ
リング法で形成する。その後、感応膜上部電極6とゲー
ト電極23とを接続する上部電極引下し電極9をメタル
マスクを用いたスパッタリング法で数μm程度の厚さに
形成する。
この実施例の集積化感応素子は上述のように構成されて
おり、交流電圧源2から発生した交流電圧がリファレン
ス用コンデンサ4と静電容量型感応部5により分圧され
る。外的要因である湿度が感応膜上部電極6を通して感
応膜8に吸収されると、その誘電率が変化し静電容量が
変化して静電容量型感応部5の分圧が変化する。静電容
量型感応部5の分圧は、オペアンプ14に入力してイン
ピーダンス変換後、ダイオード16で整流され平滑用コ
ンデンサ17で平滑されて直流の電圧値ととして出力さ
れる。この電圧値により湿度が検出される。このとき、
信号処理回路における高インピーダンス側に接続される
感応膜上部電極6か信号処理回路から離隔した上部側に
形成されているので、信号処理回路からこの高インピー
ダンス側に接続された感応膜上部電極6へのノイズの混
入が最小限に抑えられ、精度の高い検出出力が取出され
る。
おり、交流電圧源2から発生した交流電圧がリファレン
ス用コンデンサ4と静電容量型感応部5により分圧され
る。外的要因である湿度が感応膜上部電極6を通して感
応膜8に吸収されると、その誘電率が変化し静電容量が
変化して静電容量型感応部5の分圧が変化する。静電容
量型感応部5の分圧は、オペアンプ14に入力してイン
ピーダンス変換後、ダイオード16で整流され平滑用コ
ンデンサ17で平滑されて直流の電圧値ととして出力さ
れる。この電圧値により湿度が検出される。このとき、
信号処理回路における高インピーダンス側に接続される
感応膜上部電極6か信号処理回路から離隔した上部側に
形成されているので、信号処理回路からこの高インピー
ダンス側に接続された感応膜上部電極6へのノイズの混
入が最小限に抑えられ、精度の高い検出出力が取出され
る。
第2図には、この発明の他の実施例を示す。この実施例
は、上記一実施例に示した信号処理回路、即ち内部回路
からのノイズの混入を最小限に抑えるとともに外部から
のノイズ混入の低下も考慮にいれた構成がとられている
。第1の感応膜上部電極6aの構成までは、第1図のそ
れと同様であるが、さらに第1の感応膜上部電極6aの
上に先と同じ方法でポリイミド膜が塗布されてイミド化
され、バターニングされて第2の感応膜8bが形成され
ている。その上に通気性のある金膜からなる第2の感応
膜上部電極6bがメタルマスクを用いたスパッタリング
法で形成されている。第2の感応膜上部電極6bは、メ
タルマスクを用いたTi1Auのスパッタリングで形成
された引下し電極10により低インピーダンス電極28
に接続されている。このような構成により信号処理回路
の高インピーダンス入力端に対する周辺回路及び外部か
らのノイズ混入を最小限に抑えた構造となっている。
は、上記一実施例に示した信号処理回路、即ち内部回路
からのノイズの混入を最小限に抑えるとともに外部から
のノイズ混入の低下も考慮にいれた構成がとられている
。第1の感応膜上部電極6aの構成までは、第1図のそ
れと同様であるが、さらに第1の感応膜上部電極6aの
上に先と同じ方法でポリイミド膜が塗布されてイミド化
され、バターニングされて第2の感応膜8bが形成され
ている。その上に通気性のある金膜からなる第2の感応
膜上部電極6bがメタルマスクを用いたスパッタリング
法で形成されている。第2の感応膜上部電極6bは、メ
タルマスクを用いたTi1Auのスパッタリングで形成
された引下し電極10により低インピーダンス電極28
に接続されている。このような構成により信号処理回路
の高インピーダンス入力端に対する周辺回路及び外部か
らのノイズ混入を最小限に抑えた構造となっている。
[発明の効果]
以上説明したように、この発明によれば、感応部の1対
の電極のうち、信号処理回路における低インピーダンス
側に接続される電極を信号処理回路に近接した側に形成
し高インピーダンス側に接続される電極を信号処理回路
から離隔した側に形成したため、信号処理回路から高イ
ンピーダンス側に接続される電極へのノイズの混入が最
小限に抑えられて精度の高い検出出力を取出すことがで
きる。
の電極のうち、信号処理回路における低インピーダンス
側に接続される電極を信号処理回路に近接した側に形成
し高インピーダンス側に接続される電極を信号処理回路
から離隔した側に形成したため、信号処理回路から高イ
ンピーダンス側に接続される電極へのノイズの混入が最
小限に抑えられて精度の高い検出出力を取出すことがで
きる。
第1図はこの発明に係る集積化感応素子の一実施例を示
す回路図及び部分縦断面図、第2図はこの発明の他の実
施例を示す部分縦断面図、第3図は従来の集積化感応素
子を示す回路図及び部分縦断面図、第4図は他の従来例
を示す部分縦断面図である。 5:感応部、 6二倍号処理回路の高インピーダンス側に接続される感
応膜上部電極、 7:信号処理回路の低インピーダンス側に接続される感
応膜下部電極、 8:感応膜(感応体)、 14:信号処理回路を構成するオペアンプ。
す回路図及び部分縦断面図、第2図はこの発明の他の実
施例を示す部分縦断面図、第3図は従来の集積化感応素
子を示す回路図及び部分縦断面図、第4図は他の従来例
を示す部分縦断面図である。 5:感応部、 6二倍号処理回路の高インピーダンス側に接続される感
応膜上部電極、 7:信号処理回路の低インピーダンス側に接続される感
応膜下部電極、 8:感応膜(感応体)、 14:信号処理回路を構成するオペアンプ。
Claims (1)
- 【特許請求の範囲】 1対の電極の間に被検知対象である外的要因により電気
的特性が変化する感応体が設けられた感応部を、該感応
部における電気的特性の変化を処理して当該電気的特性
の変化に対応した信号を出力する信号処理回路上に一体
的に形成した集積化感応素子であって、 前記感応部の1対の電極のうち、前記信号処理回路にお
ける低インピーダンス側に接続される電極を前記信号処
理回路に近接した側に形成し高インピーダンス側に接続
される電極を前記信号処理回路から離隔した側に形成し
てなることを特徴とする集積化感応素子。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2228067A JPH04110648A (ja) | 1990-08-31 | 1990-08-31 | 集積化感応素子 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2228067A JPH04110648A (ja) | 1990-08-31 | 1990-08-31 | 集積化感応素子 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH04110648A true JPH04110648A (ja) | 1992-04-13 |
Family
ID=16870676
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2228067A Pending JPH04110648A (ja) | 1990-08-31 | 1990-08-31 | 集積化感応素子 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH04110648A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019589A (ja) * | 2004-07-02 | 2006-01-19 | Denso Corp | 半導体装置 |
JP2012508877A (ja) * | 2008-11-12 | 2012-04-12 | 電子部品研究院 | 静電容量型湿度センサおよびその製造方法 |
JP2015194446A (ja) * | 2014-03-31 | 2015-11-05 | ミネベア株式会社 | 検出装置 |
WO2017130962A1 (ja) * | 2016-01-29 | 2017-08-03 | シャープ株式会社 | センサ装置 |
-
1990
- 1990-08-31 JP JP2228067A patent/JPH04110648A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006019589A (ja) * | 2004-07-02 | 2006-01-19 | Denso Corp | 半導体装置 |
JP2012508877A (ja) * | 2008-11-12 | 2012-04-12 | 電子部品研究院 | 静電容量型湿度センサおよびその製造方法 |
US8573052B2 (en) | 2008-11-12 | 2013-11-05 | Korea Electronics Technology Institute | Capacitive humidity sensor and manufacturing method |
JP2015194446A (ja) * | 2014-03-31 | 2015-11-05 | ミネベア株式会社 | 検出装置 |
US9927380B2 (en) | 2014-03-31 | 2018-03-27 | Minebea Co., Ltd. | Detection device |
WO2017130962A1 (ja) * | 2016-01-29 | 2017-08-03 | シャープ株式会社 | センサ装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6647782B2 (en) | Capacitive humidity sensor | |
US6580600B2 (en) | Capacitance type humidity sensor and manufacturing method of the same | |
JP4124867B2 (ja) | 変換装置 | |
JP5777082B2 (ja) | 電位センサ | |
JP2003004683A (ja) | 容量式湿度センサ | |
US20020114125A1 (en) | Capacitance type humidity sensor and manufacturing method of the same | |
JPS5995420A (ja) | Mos型センサ | |
JPH04110648A (ja) | 集積化感応素子 | |
US6373118B1 (en) | High-value integrated circuit resistor | |
US6433573B1 (en) | Method and apparatus for measuring parameters of an electronic device | |
JPH01277746A (ja) | 半導体センサ | |
Suminto et al. | Pressure-sensitive insulated gate field-effect transistor (PSIGFET) | |
JP2773693B2 (ja) | 半導体集積回路 | |
WO1992002798A1 (en) | Pressure sensor | |
JPH073642Y2 (ja) | 半導体装置 | |
JPH0293357A (ja) | 半導体湿度センサ | |
JPH083476B2 (ja) | Fet型センサ | |
JPS5813313Y2 (ja) | 圧力−電気変換装置 | |
JPS6318272A (ja) | 圧電形加速度検出器 | |
JPS61224348A (ja) | 半導体集積回路装置 | |
JPH01302150A (ja) | 半導体センサ | |
JPH08285884A (ja) | 半導体容量式加速度センサ | |
JPH07273542A (ja) | 集積回路 | |
JPH0438529Y2 (ja) | ||
JPH05304280A (ja) | 半導体集積回路装置 |