JPH04104349U - マイクロプログラム方式の情報処理装置 - Google Patents

Abstract

(57)【要約】 【構成】 ジャンプアドレス格納メモリ１０２へのアド
レス００３の下位桁を発生するカウンタ１００を、一機
械命令の最終マイクロ命令０１１に応答してクリアし、
ジャンプ命令０１２実行の度に更新する。メモリ１０２
の出力００５はレジスタ１１２に保持する。そのタイミ
ングはジャンプアドレス格納メモリ１０２の再アドレス
と同じにする。これにより、一間接ジャンプ実行時に
は、直前の間接ジャンプ実行時に既にメモリ１０２から
出力されたアドレスが使用される。 【効果】 間接ジャンプが連続する場合、その２回目以
降の間接ジャンプでもメモリ１０２のアクセスタイムを
待たずに、当該間接ジャンプを実行可能となり、マイク
ロプログラムの実行速度の向上が図れる。

Description

【考案の詳細な説明】

【０００１】 〔考案の目的〕

【産業上の利用分野】

本考案はマイクロプログラム方式の情報処理装置に関する。

【０００２】

【従来の技術】

この種の情報処理装置は、従来、図３に示すように構成されている。 この図において、命令コード保持レジスタ（ＲＯＰ）１０１には機械命令コー ドがセットされる。アドレスカウンタ１００は一つの機械命令を構成する複数の マイクロ命令のうち最初のステップであることを示すマイクロ命令によりゼロク リアされるとともに、ジャンプ命令に係るマイクロ命令を実行する度にそのカウ ント値をインクリメントする。マイクロ分岐アドレス格納メモリ（ＡＲＡＭ） １０２にはジャンプアドレスが格納され、このメモリ１０２に対する読出しアド レス００３は、レジスタ１０１の出力００１によりその上位桁が、カウンタ １００の出力によりその下位桁が構成され、メモリ１０２は、この読出しアドレ ス００３によりアクセスされてその出力００５にジャンプアドレスを発生する。

【０００３】 マイクロプログラム格納メモリ（ＲＯＳ）１０７はマイクロ命令コードを格納 するもので、その出力０１０は実行マイクロコード保持レジスタ（ＲＤＲ）１０ ８にセットされ、その出力０１１がデコーダ（ＤＥＣ）１０９によりデコードさ れる。

【０００４】 マイクロシーケンサ１０３は、その出力００７にマイクロプログラム格納メモ リ（ＲＯＳ）１０７へのアドレスを発生するもので、セレクタ１０４とアダー １０５とレジスタ１０６とから構成されている。セレクタ１０４はデコーダ １０９の出力００８に従いメモリ１０２の出力００５及びレジスタ１０６の出力 ００６のうち一方を選択的に出力するもので、その出力が即ちマイクロシーケン サ１０３の出力００７となる。アダー１０５はセレクタ１０４の出力００７をイ ンクリメントするもので、その出力はレジスタ１０６にセットされる。

【０００５】 このような構成により、一つの機械命令が実行される場合、まず、その命令コ ードがレジスタ１０１にセットされると共に、該一つの機械命令の最初のステッ プであることを示すマイクロ命令の実行前にカウンタ１００はゼロクリアされる 。 そして、ジャンプ命令以外の命令を実行した場合、セレクタ１０４はレジス タ１０６の出力００６であるインクリメントアドレスをマイクロシーケンサ１０ ３の出力００７として出力されるため、メモリ１０７に対しては順次アドレスが 指定されることとなる。

【０００６】 また、ジャンプ命令を実行した場合には、セレクタ１０４はメモリ１０２の出 力００５であるジャンプアドレスをマイクロシーケンサ１０３の出力００７とし て出力するため、メモリ１０７に対してはジャンプアドレスが指定されることと なる。

【０００７】 このようにして、上記システム構成によれば、一つの機械命令が、ジャンプ命 令を含むマイクロプログラムの形で実行されてゆくがこととなる。 しかしながら、この従来のシステムにあっては、間接ジャンプの実行により実 行速度が低下する場合があった。 つまり、まず、メモリ１０２は、最初のアドレス指定時以外は間接ジャンプ命 令を実行した次のステップで再アドレスされる。よって、間接ジャンプが連続す ることを考えると、その連続する間接ジャンプの最初の間接ジャンプはそのジャ ンプ先が予め出力されていることになるため、直ちに実行することができる。し かし、２回目以降の間接ジャンプを実行するにあたっては、メモリ１０２の出力 が確定するまでは待たされることとなり、よって単独に間接ジャンプを実行する 場合のマイクロシーケンサ１０３の出力００７としてジャンプアドレスが選ばれ てマイクロプログラム格納メモリ１０８をアクセスするのに必要な時間に加えて 、メモリ１０２をアクセスするための時間が必要になり、そのため、間接ジャン プが連続する場合に実行速度が低下することとなるのである。

【０００８】

【考案が解決しようとする課題】

このように、従来のマイクロプログラム方式の情報処理装置にあっては、間接 ジャンプが連続する場合、その２回目以降の間接ジャンプを実行するためにはマ イクロプログラム格納メモリをアクセスするのに必要な時間に加えて、ジャンプ アドレス格納メモリをアクセスする時間が必要になるため、実行速度が低下する という問題があった。

【０００９】 本考案は、この問題点に鑑みてなされたもので、その目的とするところは、間 接ジャンプが連続する場合の２回目以降の間接ジャンプであってもジャンプアド レス格納メモリのアクセスタイムを待たないで実行可能としたマイクロプログラ ム方式の情報処理装置を提供することにある。

【００１０】 〔考案の構成〕

【課題を解決するための手段】

本考案のマイクロプログラム方式の情報処理装置は、ジャンプアドレス格納メ モリからのジャンプアドレスがセットされ、その出力が間接ジャンプの際のジャ ンプアドレスとして使用されるジャンプアドレス保持レジスタと、一の機械命令 コードを保持する命令コード保持レジスタの出力と共にその出力がジャンプアド レス格納メモリへの読出しアドレスを構成するカウンタを上記一の機械命令にお ける最後のステップを示すマイクロ命令に応答してクリアする手段と、上記一の 機械命令の次の機械命令における最初のステップを示すマイクロ命令の実行時並 びに当該次の機械命令におけるジャンプ命令に係るマイクロ命令の実行時に上記 カウンタにインクリメント動作タイミングを与える手段と、上記次の機械命令に おける最初のステップを示すマイクロ命令の実行時並びに当該次の機械命令にお けるジャンプ命令に係るマイクロ命令の実行時に上記ジャンプアドレス保持レジ スタにセットタイミングを与える手段とを備えている。

【００１１】

【作用】 本考案によれば、ジャンプアドレス格納メモリをアクセスするためのアドレス を発生するカウンタを、まず、一つの機械命令の最後のステップ終了時にクリア し、以降、ジャンプ命令実行の度に更新するようになっている。このようにして 発生されたアドレスが指定されたジャンプアドレス格納メモリの出力はジャンプ アドレス保持レジスタに保持される。このジャンプアドレスが保持されるタイミ ングは、カウンタの更新タイミング、換言すればジャンプアドレス格納メモリの 再アドレスタイミングと同じである。

【００１２】 しかし、ジャンプアドレス格納メモリはアドレス指定された時点からその出力 が確定するまでに時間がかかることから、ジャンプアドレス保持レジスタには、 それ以前よりジャンプアドレス格納メモリから出力されていたアドレスがセット される。間接ジャンプは、このレジスタの出力を使用して行われる。

【００１３】 よって、一の間接ジャンプが実行されるときには、その一つ前の間接ジャンプ 実行時において既にジャンプアドレス格納メモリから出力されていたアドレスが 使用されることとなる。

【００１４】 したがって、間接ジャンプが連続する場合の２回目以降の間接ジャンプであっ てもジャンプアドレス格納メモリのアクセスタイムを待たないでその間接ジャン プを実行することが可能である。

【００１５】

【実施例】

以下に本考案の実施例について図面を参照しつつ説明する。 図１は本考案の一実施例に係るマイクロプログラム方式の情報処理装置のブロ ック図である。この図に示す装置は、図３に示す装置の構成要素に同一あるいは 相当する要素を有しているため、かかる構成要素については図３と同一符号を付 してその説明を省略し、異なる部分に重点を置いて説明する。

【００１６】 まず、ここではアドレスカウンタ１００が一つの機械命令を構成する複数のマ イクロ命令のうち最後のステップであることを示すマイクロ命令０１１によりゼ ロクリアされるとともに、次述するオアゲート１１１の出力０１４に応答してそ のカウント値をインクリメントする。このオアゲート１１１は、上記一つの機械 命令の次に実行される機械命令の最初のステップであることを示すマイクロ命令 ０１３を実行したとき及びジャンプ命令に係るマイクロ命令０１２を実行する度 にその出力をアクティブとするものである。

【００１７】 メモリ１０２の出力００５は、オアゲート１１１の出力に応答して分岐アドレ ス保持レジスタ１０３にセットされ、このレジスタ１０３の出力０１５としてセ レクタ１０４に与えられ、間接ジャンプの際のアドレスとして使用されるように なっている。

【００１８】 次に図２をも参照しつつ動作を説明する。 ソフトウエアレベルの、ある機械命令を実行する場合、その一つ前の機械命令 の最後を示すマイクロ命令０１１により基本クロックに同期してＴ0 の終りにカ ウンタ１００はゼロクリアされ、命令コード保持レジスタ１０１にはＴ1 以降に 実行する機械命令の命令コードがセットされる。このとき、カウンタ１００とレ ジスタ１０１の出力である００１と００２の連結された信号００３にアクセスさ れたメモリ１０２はそのメモリの特性に応じた時間だけ遅れて、そのアドレスに 対するデータを出力００５に発生する。（以下、このメモリ１０２に供給するア ドレスを「カウンタ１００の内容＋命令コード保持レジスタの内容」と書表し、 このアドレスに対する出力を（カウンタ１００の内容＋命令コード保持レジスタ の内容）と表現する。〕 この時のメモリ１０２のアドレスは「０＋ＯＰ」であり、ＡＲＡＭの出力は（ ０＋ＯＰ）である。そして、タイミングＴ1 では一つの機械命令を構成するマイ クロプログラムの最初のステップであることを示すマイクロ命令０１３によりオ アゲート１１１の出力０１４をアクティブとして、レジスタ１０３にＴ1 の終り においてメモリ１０２の出力００５をセットする。同時にカウンタ１００もオア ゲート１１の出力０１４がアクティブになったことによりカウントアップされる 。

【００１９】 Ｔ2 のタイミングではカウンタ１００の内容が１になったことにより、メモリ １０２へのアドレスは「１＋ＯＰ」となり、同出力は（１＋ＯＰ）となる。が、 オアゲート１１１の出力０１４がアクティブとならないため、レジスタ１０３の 内容は更新されない。

【００２０】 その後、Ｔ4 のタイミングで間接ジャンプ実行のマイクロ命令０１２が実行さ れると、セレクタ１０４はインクリメントされたアドレス００６に代えてレジス タ１１２の出力０１５を選びメモリ１０７へのアドレス００７の内容が（０＋ ＯＰ）になり、メモリ１０８の出力０１０はこのメモリ１０８の特性に応じた時 間だけ遅れて［０＋ＯＰ］が出力される。ここで、メモリ１０７への出力００７ によるアドレスに対する出力を［アドレス］と記述する。そして、オアゲート １１１の出力０１４がアクティブになることによりＴ4 の終りでレジスタ１１２ にはその時のメモリ１０２の出力００５の内容である（１＋ＯＰ）がセットされ 、カウンタ１００もインクリメントされる。

【００２１】 また、実行マイクロ命令を保持しているレジスタ１０８には［０＋ＯＰ］がセ ットされる。Ｔ5 のタイミングではメモリ１０２へのアドレス００３の内容が「 ２＋ＯＰ」になり、メモリ１０２の出力００５は（２＋ＯＰ）になる。このとき 、デコーダ１０９の出力０１２がアクティブになることによりＴ4 時と同様にメ モリ１０７へのアドレス００７はその時のレジスタ１１２の出力０１５の内容で ある（１＋ＯＰ）が出力され、メモリ１０７の出力０１０には［１＋ＯＰ］が出 力される。

【００２２】 そして、Ｔ5 の終りでオアゲート１１１の出力０１４がアクティブになること によりレジスタ１１２には（２＋ＯＰ）がセットされ、カウンタ１００はインク リメントされる。Ｔ6 のタイミングではカウンタ１００の内容が３になることに より、メモリ１０２へのアドレスは「３＋ＯＰ」になり、出力は（３＋ＯＰ）に なるが、間接ジャンプが実行されないので、レジスタ１１２の内容は更新されな い。以降、同様に続く。

【００２３】 以上のように本実施例によれば、一つの間接ジャンプ（例えば、Ｔ5 時のマイ クロ命令０１２による間接ジャンプ）を実行する際に、その一つ前の間接ジャン プ実行時（Ｔ4 時）において既にジャンプアドレス格納メモリ１０２から出力さ れていたアドレス（１＋ＯＰ）をジャンプアドレス保持レジスタ１１２に保持し 、これを使用するようにしたため、間接ジャンプが連続する場合の２回目以降の 間接ジャンプであってもジャンプアドレス格納メモリ１０２のアクセスタイムを 待たないで、当該間接ジャンプを実行することが可能となる。

【００２４】

【考案の効果】

以上説明したように本考案によれば、一の間接ジャンプを実行する際には、そ の一つ前の間接ジャンプ実行時において既にジャンプアドレス格納メモリから出 力されていたアドレスをジャンプアドレス保持レジスタに保持し、これを使用す るようにしたため、間接ジャンプが連続する場合の２回目以降の間接ジャンプで あってもジャンプアドレス格納メモリのアクセスタイムを待たないでその間接ジ ャンプを実行することが可能となり、マイクロプログラムの実行速度の向上が図 れる。

【図面の簡単な説明】

【図１】本考案の一実施例に係る情報処理装置のブロッ
ク図。

【図２】図１に示す情報処理装置の動作を図解するタイ
ムチャート。

【図３】従来の情報処理装置のブロック図。

【符号の説明】

１００ アドレスカウンタ １０１ 機械命令コード保持レジスタ １０２ ジャンプアドレス格納メモリ １０３ マイクロシーケンサ １０７ マイクロプログラム格納メモリ １０８ マイクロ命令コード保持レジスタ １０９ デコーダ １１１ 更新タイミングを与えるオアゲート １１２ ジャンプアドレス保持レジスタ

Claims (1)

【実用新案登録請求の範囲】
1. 【請求項１】ジャンプアドレス格納メモリからのジャン
   プアドレスがセットされ、その出力が間接ジャンプの際
   のジャンプアドレスとして使用されるジャンプアドレス
   保持レジスタと、一の機械命令コードを保持する命令コ
   ード保持レジスタの出力と共にその出力が前記ジャンプ
   アドレス格納メモリへの読出しアドレスを構成するカウ
   ンタを前記一の機械命令における最後のステップを示す
   マイクロ命令に応答してクリアする手段と、前記一の機
   械命令の次の機械命令における最初のステップを示すマ
   イクロ命令の実行時並びに該次の機械命令におけるジャ
   ンプ命令に係るマイクロ命令の実行時に前記カウンタに
   更新動作タイミングを与える手段と、前記次の機械命令
   における最初のステップを示すマイクロ命令の実行時並
   びに該次の機械命令におけるジャンプ命令に係るマイク
   ロ命令の実行時に該ジャンプアドレス保持レジスタにセ
   ットタイミングを与える手段と、を備えているマイクロ
   プログラム方式の情報処理装置。