JPH0392940A - プロセッサ - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はプロセッサに関し、特にインストラクションメ
モリを有し、プログラマブル機能をもち、プログラムの
デバッグを目的とするプロセッサに関する． 〔従来の技術〕 従来、この種のプロセッサの一例としてシグナルプロセ
ッサがある。シグナルプロセッサのインストラクション
ＲＯＭ周辺のブロック図を第２図に示す．ｌはインスト
ラクションＲＯＭでプログラムが書き込まれる。２はプ
ログラムカウンタで、このカウンタで示されたアドレス
のインストラクションはそのデゴーダでデコードされ、
実行される． また、プログラムのデバック用としてエバチップがある
。エバチップはプロセッサ内部のメモリ、レジスタの内
容を外部に出力する端子をもち、プログラムの命令に対
するプロセッサ内部の動作、状態を外部に接続した端末
などを用いて見ることができる．また、リアルタイムで
プログラムを実行させ、途中で、またはある条件下で実
行を中断させ、そのときのプロセッサ内部の状態を見る
ことができるようになっていた． 〔発明が解決しようとする課題〕 上述した従来のプロセッサは、リアルタイムでプロセッ
サを動作させてプログラムのデバッグを行う場合、特に
プログラムの動作が入力データなどに依存するとき、分
岐やループの多いプログラムのとき、多種の機能を有す
るときなどは、任意の番地のインストラクションから別
のインストラクションまでの実行時間が動作をさせるご
とに異なり、また、実行時間を測定することは不可能で
ある．このため、処理時間のスペックの厳しいアプリケ
ーションに対して、時間のマージンを多くとりすぎるこ
とによるプログラムの機能、品質の劣化、また時間のマ
ージンが少なすぎたときの処理時間のオーバーによって
誤動作、暴走の可能性が避けられないという欠点がある
． 〔課題を解決するための手段〕 本発明のプロセッサは、ｎワード×ｍビットのインスト
ラクションＲＯＭを有するプロセッサにおいて、任意の
番地のインストラクションから別の任意の番地のインス
トラクションまでのプログラムの実行ステップ数をカウ
ントするカウンタと、このカウンタの最大値を格納する
レジスタと、このレジスタに格納された最大値と前記カ
ウンタの値とを比較する比較器とを備え、任意の番地の
インストラクションから別の番地のインストラクション
までの実行ステップの最大値を検出する． 〔実施例〕 次に、本発明について図面を参照して説明する。

第１図は本発明の一実施例の構戒図で、プロセッサのイ
ンストラクションＲＯＭ周辺のブロック図である。１は
インストラクションＲＯＭで、ｎワード×ｍビットで構
戒される。また、本実施例のインストラクションは一語
命令である。２はプログラムカウンタでインストラクシ
ョンのアドレスを指定する。３はデコーダで、プログラ
ムカウンタ２で示されたインストラクションをデコード
する．４はコントローラで、デコーダ３の出力を受け、
ステップ数カウンタ５の制御信号を出力する．ステップ
数カウンタ５は、コントローラ４から出力される制御信
号によってカウンタをリセットし、プログラムカウンタ
２の変化に同期してインクリメント動作を行う．６は最
大値レジスタで、ステップ数カウンタ５の最大値を格納
する。

７はコンパレー夕で、コントローラ４の制御信号により
、ステップ数カウンタ５と最大値レジスタ６の値を比較
する。

次に、具体的な動作について説明する．インストラクシ
ョンＲＯＭＩのｉ番地からｊ番地まで（ｉ＜ｊ＞の実行
ステップ数を検出するとき、ｉ番地のインストラクショ
ンがデコーダ３によってデコードされると、コントロー
ラ４はステップ数カウンタにカウント開始信号を送出す
る．これによってステップ数カウンタ５は、値をリセッ
トし、プログラムカウンタ２の変化と同期してインクリ
メント動作を開始する。ｊ番地のインストラクションが
デコードされると、コントローラ４はコンバレータ７に
終了信号を送出する。これによってコンパレータ７は、
その時刻のステップ数カウンタ５の値と最大値レジスタ
６の値を比較し、大きい方の値を最大値レジスタ６に格
納する。本プロセッサをリアルタイムで実行させると、
ｉ番地がくるたびにステップ数カウンタ５がリセットさ
れ、ｊ番地がくるたびに最大値レジスタ６が更新され、
これを繰り返す．リアルタイムでの実行を中断したとき
に最大値レジスタ６の値を出力することによって、ｉ番
地からｊ番地までの実行ステップ数の最大値が検出され
る。

〔発明の効果〕

以上説明したように本発明は、プログラムの実行ステッ
プをカウントするカウンタとその最大値を格納するレジ
スタと比較器とを有し、任意の番地から別の番地のイン
ストラクションまでの実行ステップ数をカウントしてそ
の最大値を検出することにより、プログラムの実行時間
が正確に検出でき、またプログラム中の任意のモジュー
ルに対して要する時間が検出できる。このため、プログ
ラムの実行時間を原因とする不良がなくなる。また、プ
ログラムのデバッグ工数も大幅に削減され、品質も向上
するという効果がある．さらに、本発明の実現について
は、現在の技術では極めて容易で、チップの大きさも従
来とほとんど変わることなく実現できるという効果があ
る。

【図面の簡単な説明】

第１図は本発明のプロセッサの一実施例のブロック図、
第２図は従来のプロセッサのブロック図である。 １・・・インストラクションＲＯＭ、２・・・プログラ
ムカウンタ、３・・・デコーダ、４・・・コントローラ
、５・・・ステップ数カウンタ、６・・・最大値レジス
タ、７・・・コンバレー夕。

Claims (1)

【特許請求の範囲】
1. ｎワード×ｍビットのインストラクションＲＯＭを有す
   るプロセッサにおいて、任意の番地のインストラクショ
   ンから別の任意の番地のインストラクションまでのプロ
   グラムの実行ステップ数をカウントするカウンタと、こ
   のカウンタの最大値を格納するレジスタと、このレジス
   タに格納された最大値と前記カウンタの値とを比較する
   比較器とを備え、任意の番地のインストラクションから
   別の番地のインストラクションまでの実行ステップの最
   大値を検出することを特徴とするプロセッサ。