JPH0387032A - 半導体装置の製造方法 - Google Patents
半導体装置の製造方法Info
- Publication number
- JPH0387032A JPH0387032A JP22606989A JP22606989A JPH0387032A JP H0387032 A JPH0387032 A JP H0387032A JP 22606989 A JP22606989 A JP 22606989A JP 22606989 A JP22606989 A JP 22606989A JP H0387032 A JPH0387032 A JP H0387032A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- region
- melting point
- high melting
- type impurity
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims description 6
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims abstract description 12
- 230000008018 melting Effects 0.000 claims abstract description 11
- 238000002844 melting Methods 0.000 claims abstract description 11
- 229910052751 metal Inorganic materials 0.000 claims abstract description 10
- 239000002184 metal Substances 0.000 claims abstract description 10
- 229910021332 silicide Inorganic materials 0.000 claims abstract description 7
- FVBUAEGBCNSCDD-UHFFFAOYSA-N silicide(4-) Chemical compound [Si-4] FVBUAEGBCNSCDD-UHFFFAOYSA-N 0.000 claims abstract description 7
- 239000012535 impurity Substances 0.000 abstract description 14
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 abstract description 10
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 abstract description 10
- 229910052710 silicon Inorganic materials 0.000 abstract description 10
- 239000010703 silicon Substances 0.000 abstract description 10
- 239000000758 substrate Substances 0.000 abstract description 10
- ZXEYZECDXFPJRJ-UHFFFAOYSA-N $l^{3}-silane;platinum Chemical compound [SiH3].[Pt] ZXEYZECDXFPJRJ-UHFFFAOYSA-N 0.000 abstract description 9
- 229910021339 platinum silicide Inorganic materials 0.000 abstract description 9
- 238000000034 method Methods 0.000 abstract description 7
- 230000001681 protective effect Effects 0.000 abstract description 6
- 238000002955 isolation Methods 0.000 abstract description 5
- 229910052697 platinum Inorganic materials 0.000 abstract description 5
- 230000015556 catabolic process Effects 0.000 abstract description 4
- 230000007423 decrease Effects 0.000 abstract description 4
- 238000005468 ion implantation Methods 0.000 abstract description 3
- 229910052814 silicon oxide Inorganic materials 0.000 abstract description 3
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052782 aluminium Inorganic materials 0.000 abstract description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 abstract description 2
- 229910052698 phosphorus Inorganic materials 0.000 abstract description 2
- 239000011574 phosphorus Substances 0.000 abstract description 2
- 238000005137 deposition process Methods 0.000 abstract 1
- 230000008961 swelling Effects 0.000 abstract 1
- 238000009792 diffusion process Methods 0.000 description 6
- 230000000694 effects Effects 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 238000005224 laser annealing Methods 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 238000005498 polishing Methods 0.000 description 2
- 239000003870 refractory metal Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- QZPSXPBJTPJTSZ-UHFFFAOYSA-N aqua regia Chemical compound Cl.O[N+]([O-])=O QZPSXPBJTPJTSZ-UHFFFAOYSA-N 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000010453 quartz Substances 0.000 description 1
- 238000007670 refining Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は半導体装置に関し、特にＳ ＯＩ （Ｓｉｌｉ
ｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）構造のバイポーラ
トランジスタに関する。
ｃｏｎ Ｏｎ Ｉｎ５ｕｌａｔｏｒ）構造のバイポーラ
トランジスタに関する。
従来、この種のＳＯＩ構造のバイポーラトランジスタは
、埋込コレクタ領域上に形成されたエピタキシャル成長
層中にベース領域とエミッタ領域を形成した後、ＳＯＩ
構造を形成していた。以下第４図を用いて説明する。
、埋込コレクタ領域上に形成されたエピタキシャル成長
層中にベース領域とエミッタ領域を形成した後、ＳＯＩ
構造を形成していた。以下第４図を用いて説明する。
まずシリコン基板１上に埋込コレクタ領域となるＮ型不
純物拡散層１４を形成したのち、その上にＮ型のエピタ
キシャル成長層２を形成し、更に素子分離領域である絶
縁膜３を形成する。次でコレクタ引出し層５．ベース領
域６．エミッタ領域７を形成した後、シリコン基板１を
裏面より研磨し、絶縁膜３を露出させ、石英ガラス１２
に接着し、ＳＯＩ構造のバイポーラトランジスタを形成
していた。
純物拡散層１４を形成したのち、その上にＮ型のエピタ
キシャル成長層２を形成し、更に素子分離領域である絶
縁膜３を形成する。次でコレクタ引出し層５．ベース領
域６．エミッタ領域７を形成した後、シリコン基板１を
裏面より研磨し、絶縁膜３を露出させ、石英ガラス１２
に接着し、ＳＯＩ構造のバイポーラトランジスタを形成
していた。
上述した従来のＳＯＩ構造のバイポーラトランジスタは
、コレクタ領域を、高濃度の不純物拡散領域より成る埋
込コレクタ領域とエピタキシャル成長層により形成して
いた。このコレクタ領域形成法を用いたバイポーラトラ
ンジスタでは、コレクタ抵抗を低減化するために、埋込
コレクタ領域を２μｍ以上の深さで高濃度の不純物を添
加する必要があった。
、コレクタ領域を、高濃度の不純物拡散領域より成る埋
込コレクタ領域とエピタキシャル成長層により形成して
いた。このコレクタ領域形成法を用いたバイポーラトラ
ンジスタでは、コレクタ抵抗を低減化するために、埋込
コレクタ領域を２μｍ以上の深さで高濃度の不純物を添
加する必要があった。
しかしこの方法によると、エピタキシャル成長中に埋込
コレクタ領域からエピタキシャル領域への不純物のせり
上りにより、埋込コレクタ領域とベース領域が近接し、
耐圧の低下や容量の増加を引き起すという欠点があった
。また、深い埋込領域形成により、絶縁分離領域の深さ
も３μｍ以上必要となって分離領域側面の面積が大きく
なり、素子間容量が増加するという欠点もあった。
コレクタ領域からエピタキシャル領域への不純物のせり
上りにより、埋込コレクタ領域とベース領域が近接し、
耐圧の低下や容量の増加を引き起すという欠点があった
。また、深い埋込領域形成により、絶縁分離領域の深さ
も３μｍ以上必要となって分離領域側面の面積が大きく
なり、素子間容量が増加するという欠点もあった。
本発明の半導体装置は、石英ガラス上に形成された高融
点金属層または高融点金属のシリサイド層と、この高融
点金属層または高融点金属のシリサイド層上に形成され
７’、：Ｎ型のコレクタ領域とを含んで構成される。
点金属層または高融点金属のシリサイド層と、この高融
点金属層または高融点金属のシリサイド層上に形成され
７’、：Ｎ型のコレクタ領域とを含んで構成される。
次に本発明について図面を参照して説明する。
第１図は本発明の第１の実施例の断面図である。
第１図に示すように石英ガラス１２上には埋込コレクタ
領域としての白金シリサイド層１１とＮ型のエピタキシ
ャル成長層２からなるコレクタ領域が形成されている。
領域としての白金シリサイド層１１とＮ型のエピタキシ
ャル成長層２からなるコレクタ領域が形成されている。
以下第２図を用いて製造方法ε共に更に説明する。
まず第２図（ａ）に示すように、Ｐ型シリコン基板１に
Ｎ型不純物を添加したエピタキシャル成長層２を１μｍ
厚に戒長し、次に、選択酸化法あるいはトレンチ法によ
り素子分離領域となる絶縁膜３を選択的に形成する６次
でエピタキシャル成長Ｎ２の表面を熱酸化し、２０００
人厚のシリコン酸化膜４を形成したのち選択的に開孔部
を設け、リンを拡散しコレクタ引出し層５を形成する。
Ｎ型不純物を添加したエピタキシャル成長層２を１μｍ
厚に戒長し、次に、選択酸化法あるいはトレンチ法によ
り素子分離領域となる絶縁膜３を選択的に形成する６次
でエピタキシャル成長Ｎ２の表面を熱酸化し、２０００
人厚のシリコン酸化膜４を形成したのち選択的に開孔部
を設け、リンを拡散しコレクタ引出し層５を形成する。
さらに選択的にＰ型不純物をイオン注入法により添加し
、ベース領域６を形成したのち、このベース領域６内に
Ｎ型不純物を添加し、エミッタ領域７を形成する。
、ベース領域６を形成したのち、このベース領域６内に
Ｎ型不純物を添加し、エミッタ領域７を形成する。
次に第２図（ｂ）に示すように、基板表面にシリコンポ
リイミド等の平坦化膜８を塗布し、５ｉ０２等の保護膜
９を堆積した後熱処理を行い保護膜とシリコン基板の密
着性を高める。次でシリコン基板１を裏面より研磨し除
去する。保護膜９として石英板等を用いてもよい。この
研磨工程では研磨液をシリコンエツチング用溶液と兼用
すると効果的である。次にスパッタ法により白金層］Ｏ
を裏面に５００人厚シリ成する。
リイミド等の平坦化膜８を塗布し、５ｉ０２等の保護膜
９を堆積した後熱処理を行い保護膜とシリコン基板の密
着性を高める。次でシリコン基板１を裏面より研磨し除
去する。保護膜９として石英板等を用いてもよい。この
研磨工程では研磨液をシリコンエツチング用溶液と兼用
すると効果的である。次にスパッタ法により白金層］Ｏ
を裏面に５００人厚シリ成する。
次に第２図（ｃ）に示すように、白金層１０にレーザー
アニールを施して白金シリサイド層１１を形成し、残っ
た白金を王水で除去する。次に石英ガラス１２を裏面の
白金シリサイド層１１と絶縁膜３上に接着した後、保護
膜９および平坦化膜８を選択的に除去する。
アニールを施して白金シリサイド層１１を形成し、残っ
た白金を王水で除去する。次に石英ガラス１２を裏面の
白金シリサイド層１１と絶縁膜３上に接着した後、保護
膜９および平坦化膜８を選択的に除去する。
次に第１図に示したように、選択的にアルミ電極１．３
を形成しＳＯＩ構造のバイポーラトランジスタを完成さ
せる。このように第１の実施例によれば、埋込コレクタ
領域として白金シリサイド層を用いるため、従来のよう
に不純物がせり上ることがないため、耐圧の低下や容量
の増加が引き起されることはなくなる。
を形成しＳＯＩ構造のバイポーラトランジスタを完成さ
せる。このように第１の実施例によれば、埋込コレクタ
領域として白金シリサイド層を用いるため、従来のよう
に不純物がせり上ることがないため、耐圧の低下や容量
の増加が引き起されることはなくなる。
第１の実施例では白金シリサイド層１１を形成した場合
について説明したが、Ｗやｐｔ等の高融点金属を選択Ｃ
ＶＤ法により絶縁膜３以外に露出したエピタキシャル成
長層２上に形成しても良い 第３図は本発明の第２の実施例の断面図である。
について説明したが、Ｗやｐｔ等の高融点金属を選択Ｃ
ＶＤ法により絶縁膜３以外に露出したエピタキシャル成
長層２上に形成しても良い 第３図は本発明の第２の実施例の断面図である。
この第２の実施例では、第２図（ａ＞で説明した工程を
終了したのち裏面のシリコン基板１を除去し、イオン注
入法によりエピタキシャル成長層２にＮ型不純物を添加
し、Ｎ型拡散層１４を形成したものであり、以後の工程
は第１の実施例と同様の方法で、白金シリサイド層１１
１石英ガラス１２を形成したものである。Ｎ型拡散層１
４の不純物の活性化は、シリサイド形成のレーザーアニ
ールと同時に行なう。
終了したのち裏面のシリコン基板１を除去し、イオン注
入法によりエピタキシャル成長層２にＮ型不純物を添加
し、Ｎ型拡散層１４を形成したものであり、以後の工程
は第１の実施例と同様の方法で、白金シリサイド層１１
１石英ガラス１２を形成したものである。Ｎ型拡散層１
４の不純物の活性化は、シリサイド形成のレーザーアニ
ールと同時に行なう。
この第２の実施例では、埋込コレクタ領域となる白金シ
リサイド層およびＮ型拡散１１４とベース領域６との距
離をより正確に近接できるため、カットオフ周波数ｆ↑
の向上にも有用であるという利点がある。
リサイド層およびＮ型拡散１１４とベース領域６との距
離をより正確に近接できるため、カットオフ周波数ｆ↑
の向上にも有用であるという利点がある。
以上説明したように本発明は、バイポーラトランジスタ
のコレクタ領域、特に埋込コレクタ領域を高融点金属層
または高融点金属のシリサイド層より精成することによ
り、従来エピタキシャル戒長時の埋込コレクタ層からの
Ｎ型不純物のエピタキシャル層へのせり上りによる耐圧
の低下や容量の増加をなくすことができるという効果が
ある。
のコレクタ領域、特に埋込コレクタ領域を高融点金属層
または高融点金属のシリサイド層より精成することによ
り、従来エピタキシャル戒長時の埋込コレクタ層からの
Ｎ型不純物のエピタキシャル層へのせり上りによる耐圧
の低下や容量の増加をなくすことができるという効果が
ある。
更に、埋込Ｎ型不純物領域としてのＮ型拡散層の形成を
イオン注入によりコントロールが可能となり、ベース領
域のカーク効果によるベース拡がり効果を簡単に抑制で
き、カットオフ周波数を向上させることができるという
効果もある。
イオン注入によりコントロールが可能となり、ベース領
域のカーク効果によるベース拡がり効果を簡単に抑制で
き、カットオフ周波数を向上させることができるという
効果もある。
第１図は本発明の第１の実施例の断面図、第２図（ａ）
〜（ｃ）は本発明の第１の実施例の製造方法を説明する
ための半導体チップの断面図、第３図は本発明の第２の
実施例の断面図、第４図は従来例の断面図である。 １・・・Ｐ型シリコン基板、２・・・エピタキシャル成
長層、３・・・絶縁膜、４・・・シリコン酸化膜、５・
・・コレクタ引出し層、６・・・ベース領域、７・・・
エミッタ領域、８・・・平坦化膜、９・・・保護膜、１
０・・・白金層、１１・・・白金シリサイド層、１２・
・・石英ガラス、１３・・・アルミ電極、１４・・・Ｎ
型拡散層。
〜（ｃ）は本発明の第１の実施例の製造方法を説明する
ための半導体チップの断面図、第３図は本発明の第２の
実施例の断面図、第４図は従来例の断面図である。 １・・・Ｐ型シリコン基板、２・・・エピタキシャル成
長層、３・・・絶縁膜、４・・・シリコン酸化膜、５・
・・コレクタ引出し層、６・・・ベース領域、７・・・
エミッタ領域、８・・・平坦化膜、９・・・保護膜、１
０・・・白金層、１１・・・白金シリサイド層、１２・
・・石英ガラス、１３・・・アルミ電極、１４・・・Ｎ
型拡散層。
Claims (1)
- 石英ガラス上に形成された高融点金属層または高融点金
属のシリサイド層と、この高融点金属層または高融点金
属のシリサイド層上に形成されたＮ型のコレクタ領域と
を含むことを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22606989A JP2969669B2 (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP22606989A JP2969669B2 (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH0387032A true JPH0387032A (ja) | 1991-04-11 |
| JP2969669B2 JP2969669B2 (ja) | 1999-11-02 |
Family
ID=16839326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP22606989A Expired - Fee Related JP2969669B2 (ja) | 1989-08-30 | 1989-08-30 | 半導体装置の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2969669B2 (ja) |
-
1989
- 1989-08-30 JP JP22606989A patent/JP2969669B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JP2969669B2 (ja) | 1999-11-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP4319251B2 (ja) | 半導体素子を有し導体トラックが形成されている基板が接着層により結合されている支持本体を有する半導体装置 | |
| US4897362A (en) | Double epitaxial method of fabricating semiconductor devices on bonded wafers | |
| JPH02168646A (ja) | 半導体装置およびその製造方法 | |
| US4837177A (en) | Method of making bipolar semiconductor device having a conductive recombination layer | |
| JPH07249770A (ja) | 半導体装置及びその製造方法 | |
| JPH04283914A (ja) | 貼り合わせ半導体基板とその製造方法 | |
| JPS63157475A (ja) | 半導体装置及びその製造方法 | |
| US3988759A (en) | Thermally balanced PN junction | |
| JP4834309B2 (ja) | 半導体装置の製造方法 | |
| JPH0387032A (ja) | 半導体装置の製造方法 | |
| JP2008053611A (ja) | 半導体装置の製造方法 | |
| JP2003158131A (ja) | 半導体素子の製造方法 | |
| JPS62221122A (ja) | 半導体装置の製造方法 | |
| JP2760401B2 (ja) | 誘電体分離基板及び半導体装置 | |
| JPS63199454A (ja) | 半導体装置 | |
| JPH02126650A (ja) | 誘電体分離半導体装置の製造方法 | |
| JPH05129424A (ja) | 半導体装置とその製造方法 | |
| JPH06196674A (ja) | 半導体基板の製造方法 | |
| JPH04152531A (ja) | 半導体装置の製造方法 | |
| JPS6095967A (ja) | 半導体集積回路 | |
| JPH05267440A (ja) | 誘電体分離半導体基板およびその製造方法 | |
| JPS6048097B2 (ja) | 半導体装置の製造方法 | |
| JPS63152170A (ja) | 半導体装置の製造方法 | |
| JPH04242976A (ja) | サイリスタの製造方法 | |
| JPH02125657A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |