JPH0385749A - 光半導体装置 - Google Patents
光半導体装置Info
- Publication number
- JPH0385749A JPH0385749A JP1221775A JP22177589A JPH0385749A JP H0385749 A JPH0385749 A JP H0385749A JP 1221775 A JP1221775 A JP 1221775A JP 22177589 A JP22177589 A JP 22177589A JP H0385749 A JPH0385749 A JP H0385749A
- Authority
- JP
- Japan
- Prior art keywords
- case
- semiconductor chip
- plate glass
- header
- filled
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 36
- 230000003287 optical effect Effects 0.000 title claims description 10
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 claims abstract description 14
- 239000005357 flat glass Substances 0.000 claims abstract description 11
- 239000010931 gold Substances 0.000 claims abstract description 4
- 229910052737 gold Inorganic materials 0.000 claims abstract description 4
- 230000008602 contraction Effects 0.000 claims description 4
- 239000002966 varnish Substances 0.000 claims description 3
- 230000008961 swelling Effects 0.000 abstract 2
- 238000007634 remodeling Methods 0.000 abstract 1
- 239000011347 resin Substances 0.000 description 10
- 229920005989 resin Polymers 0.000 description 10
- 238000010586 diagram Methods 0.000 description 3
- 239000000853 adhesive Substances 0.000 description 2
- 230000001070 adhesive effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000004519 manufacturing process Methods 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000000926 separation method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/42—Wire connectors; Manufacturing methods related thereto
- H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Light Receiving Elements (AREA)
- Photo Coupler, Interrupter, Optical-To-Optical Conversion Devices (AREA)
- Led Device Packages (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は光半導体装置、特に、その・ぐッヶージの構造
に関する。
に関する。
第4図は従来のこの種の光半導体装置の一例の構造を示
す。
す。
図にkいて1はケース、2g 、 2bはそれぞれ発光
半導体チ、7′、受光半導体チップ、4は透明樹脂であ
る。
半導体チ、7′、受光半導体チップ、4は透明樹脂であ
る。
ケースlの内部底面部のヘッダ表面に半導体チップ2a
、2bがマウントされ、該半導体チップ2a、2bの電
極・ぐラドとヘッダのリード(図示されてない)が金線
3で接続され、ケース1の内部に透明樹脂4が充填され
て構成されている。
、2bがマウントされ、該半導体チップ2a、2bの電
極・ぐラドとヘッダのリード(図示されてない)が金線
3で接続され、ケース1の内部に透明樹脂4が充填され
て構成されている。
図は従来のとの種光半導体装置の基本的な構造の例を示
したが、用途に応じフィルタ機能を(111°Jえたも
のやレンズ機能を備えたものなどがある。
したが、用途に応じフィルタ機能を(111°Jえたも
のやレンズ機能を備えたものなどがある。
従来のこの種の光半導体装置では、ケース1の内部に樹
脂4が充填され、この樹脂4によって半導体チップ2a
、2bや金線3が外気の湿気などから保護される構造
が採られているが、樹脂4の膨張、収縮により半導体チ
ップ2a、2bや金線3に加わる負荷が大きく、樹脂4
の耐熱性が低いため、リフロー時などのように高温にさ
らされた場合、半導体チラノ2a、2bや壁面と樹脂4
との間に境界剥離ができ、出力変動が発生すると−3は
金線、 う問題があった。
脂4が充填され、この樹脂4によって半導体チップ2a
、2bや金線3が外気の湿気などから保護される構造
が採られているが、樹脂4の膨張、収縮により半導体チ
ップ2a、2bや金線3に加わる負荷が大きく、樹脂4
の耐熱性が低いため、リフロー時などのように高温にさ
らされた場合、半導体チラノ2a、2bや壁面と樹脂4
との間に境界剥離ができ、出力変動が発生すると−3は
金線、 う問題があった。
筐た、樹脂4の量を制御することが難しく、樹脂4の量
がばらつき、出力が変動するという問題があった。
がばらつき、出力が変動するという問題があった。
本発明は上記の問題を解消するためになされたもので、
半導体チップや金線に負荷がかかることがなく、出力が
変動することのない光半導体装置を提供することを目的
とする。
半導体チップや金線に負荷がかかることがなく、出力が
変動することのない光半導体装置を提供することを目的
とする。
本発明の光半導体装置は、上記目的を達成するため、内
部底面部のヘッダ表面に半導体チップをマウントしたケ
ースの内部を空洞状態に保った11か、あるいはケース
の内部に膨張、収縮の小さいワニスなどを充填した状態
でケースの上面に所定の板ガラスあるいはレンズなどを
装着したものである。
部底面部のヘッダ表面に半導体チップをマウントしたケ
ースの内部を空洞状態に保った11か、あるいはケース
の内部に膨張、収縮の小さいワニスなどを充填した状態
でケースの上面に所定の板ガラスあるいはレンズなどを
装着したものである。
第1図(a) 、 (b) 、 (C)は本発明の一実
施例の構造及び製作法を示す。
施例の構造及び製作法を示す。
図において、1.2a、2b、3は第4図の同一符号と
同−筐たは相当するものを示し、5は板ガラス、6は接
着剤、7は再成型部分である。
同−筐たは相当するものを示し、5は板ガラス、6は接
着剤、7は再成型部分である。
ケース1の内部底面部のヘッダ表面に半導体チップ2a
、2bがマウントされ、該半導体テソノ2a、2b・
の電極パッドと−\ッダのリードが金線3で接続され、
ケース1の内部が空洞状態に保たれた1ま、上面に板ガ
ラス5が一旦仮接着された後、ケースl全体が再成型部
7を付加して再成型されて、板ガラス5が固着されたも
のである。
、2bがマウントされ、該半導体テソノ2a、2b・
の電極パッドと−\ッダのリードが金線3で接続され、
ケース1の内部が空洞状態に保たれた1ま、上面に板ガ
ラス5が一旦仮接着された後、ケースl全体が再成型部
7を付加して再成型されて、板ガラス5が固着されたも
のである。
半導体チップ2a、2bと金線3の回りが空洞状態にな
っているために、半導体チツf2a、2bや金線3にス
トレスが加わることがなく、したがって、強度の低いチ
ップを使用することができる。
っているために、半導体チツf2a、2bや金線3にス
トレスが加わることがなく、したがって、強度の低いチ
ップを使用することができる。
なお、再成型にお−いて板ガラス5とケース1上面の間
の密着性が充分確保されておれば、半導体チップ2a
、2bや金線3の外気の湿気などからの保護が万全であ
るが、ケース1の内部に膨張、収縮の小さいワニスなど
を充填すれば、半導体チッ:7’2a、2bや金線3に
殆んどストレスが加わることなく、外気の湿気などから
の保護の一層の万全を期すことができる。
の密着性が充分確保されておれば、半導体チップ2a
、2bや金線3の外気の湿気などからの保護が万全であ
るが、ケース1の内部に膨張、収縮の小さいワニスなど
を充填すれば、半導体チッ:7’2a、2bや金線3に
殆んどストレスが加わることなく、外気の湿気などから
の保護の一層の万全を期すことができる。
第2図、第3図はそれぞれ本発明の他の実施例の構造を
示す。
示す。
図において1.2a、2b、3,6.7は第1図の同一
符号は同一または相当するものを示し、8はレンズであ
る。
符号は同一または相当するものを示し、8はレンズであ
る。
第2図はレンズ8を備えたもの、第3図は単一チップ型
のものを示す。
のものを示す。
上記構造のものでは、リフローが可能であり、成型品の
板ガラス5、レンズ8を使用するため、特性の均一なも
のが得られ、また、板がラス5、レンズ8を変更するこ
とで、容易に、種々の特性のものを得ることができる。
板ガラス5、レンズ8を使用するため、特性の均一なも
のが得られ、また、板がラス5、レンズ8を変更するこ
とで、容易に、種々の特性のものを得ることができる。
以上説明したとおシ、本発明によれば、半導体チップや
金線に負荷がかかることがなく、従来のもののように、
半導体チップと樹脂の間の境界剥離による出力の変動や
、樹脂の量のばらつきによる出力のばらつきが発生する
ことがなくなるという効果がある。
金線に負荷がかかることがなく、従来のもののように、
半導体チップと樹脂の間の境界剥離による出力の変動や
、樹脂の量のばらつきによる出力のばらつきが発生する
ことがなくなるという効果がある。
(5)
第1図(a)、(b)、(c)は本発明の一実施例の構
造及び製作法を示す説明図、第2図、第3図はそれぞれ
本発明の他の実施例の構造を示す説明図、第4図は従来
のこの種の光半導体装置の一例の構造を示す説明図であ
る。 1・・・ケース、2a・・・発光半導体チップ、2b・
・受光半導体チップ、3・・・金線、5・・・板ガラス
、6・・・接着剤、7・・・再生型部分、8・・・レン
ズな卦図中同−符号は同一または相当するものを示す。
造及び製作法を示す説明図、第2図、第3図はそれぞれ
本発明の他の実施例の構造を示す説明図、第4図は従来
のこの種の光半導体装置の一例の構造を示す説明図であ
る。 1・・・ケース、2a・・・発光半導体チップ、2b・
・受光半導体チップ、3・・・金線、5・・・板ガラス
、6・・・接着剤、7・・・再生型部分、8・・・レン
ズな卦図中同−符号は同一または相当するものを示す。
Claims (1)
- ケースの内部底面部のヘッダ表面に半導体チップがマウ
ントされ該半導体チップの電極パッドと該ヘッダのリー
ドが金線で接続され、該ケースの内部が空洞状態に保た
れたままか、あるいは、該ケースの内部に膨張、収縮の
小さいワニスなどが充填された状態で該ケースの上面に
所定の板ガラスあるいはレンズなどが装着されてなる光
半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1221775A JPH0385749A (ja) | 1989-08-30 | 1989-08-30 | 光半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP1221775A JPH0385749A (ja) | 1989-08-30 | 1989-08-30 | 光半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0385749A true JPH0385749A (ja) | 1991-04-10 |
Family
ID=16772004
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP1221775A Pending JPH0385749A (ja) | 1989-08-30 | 1989-08-30 | 光半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0385749A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007036193A1 (de) * | 2005-09-30 | 2007-04-05 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements |
DE102011113483A1 (de) * | 2011-09-13 | 2013-03-14 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen einer Mehrzahl von optoelektroischen Bauelementen und optoelektronisches Bauelement |
-
1989
- 1989-08-30 JP JP1221775A patent/JPH0385749A/ja active Pending
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007036193A1 (de) * | 2005-09-30 | 2007-04-05 | Osram Opto Semiconductors Gmbh | Strahlungsemittierendes bauelement und verfahren zur herstellung eines strahlungsemittierenden bauelements |
DE102011113483A1 (de) * | 2011-09-13 | 2013-03-14 | Osram Opto Semiconductors Gmbh | Verfahren zum Herstellen einer Mehrzahl von optoelektroischen Bauelementen und optoelektronisches Bauelement |
CN103797580A (zh) * | 2011-09-13 | 2014-05-14 | 欧司朗光电半导体有限公司 | 用于制造多个光电子器件的方法和光电子器件 |
KR20140069123A (ko) * | 2011-09-13 | 2014-06-09 | 오스람 옵토 세미컨덕터스 게엠베하 | 복수의 광전자 구성요소의 제조 방법 및 광전자 구성요소 |
US9466769B2 (en) | 2011-09-13 | 2016-10-11 | Osram Opto Semiconductors Gmbh | Method for producing a plurality of opto-electronic components and opto-electronic component |
DE102011113483B4 (de) | 2011-09-13 | 2023-10-19 | OSRAM Opto Semiconductors Gesellschaft mit beschränkter Haftung | Verfahren zum Herstellen einer Mehrzahl von optoelektronischen Bauelementen und optoelektronisches Bauelement |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4710797A (en) | Erasable and programable read only memory devices | |
KR20050071637A (ko) | 광 센서 패키지 | |
JPH06151977A (ja) | 光半導体装置 | |
US20070252247A1 (en) | Leadframe structures for semiconductor packages | |
JP2914097B2 (ja) | 射出成形プリント基板 | |
US6437447B1 (en) | Dual-sided chip package without a die pad | |
JPH0385749A (ja) | 光半導体装置 | |
JPH0263142A (ja) | モールド・パッケージおよびその製造方法 | |
JPH04144269A (ja) | 混成集積回路装置 | |
JPH11204808A (ja) | 光半導体素子 | |
JPS6329973A (ja) | 電子写真複写装置 | |
JPS62131555A (ja) | 半導体集積回路装置 | |
JPS6288345A (ja) | プラスチツク封止固体イメ−ジセンサ− | |
JPH0529663A (ja) | 光半導体装置およびその樹脂封止方法 | |
JPH05206427A (ja) | 固体撮像装置 | |
TWI689018B (zh) | 影像感測器封裝結構、鏡頭模組及電子裝置 | |
JPH05183072A (ja) | 半導体装置 | |
JPH05267503A (ja) | 半導体装置 | |
JPH053284A (ja) | 樹脂封止型半導体装置 | |
JP2541586B2 (ja) | 半導体装置 | |
JPH0287654A (ja) | 表面実装型半導体装置 | |
JPS62219531A (ja) | 半導体集積回路装置 | |
JPH05259483A (ja) | 光電変換用半導体パッケージ | |
JPH04324963A (ja) | 混成集積回路装置 | |
JPH03237733A (ja) | Ic |