JPH0385016A - Ｃｍｏｓ・ｉｃの入力保護回路 - Google Patents
Ｃｍｏｓ・ｉｃの入力保護回路Info
- Publication number
- JPH0385016A JPH0385016A JP1221262A JP22126289A JPH0385016A JP H0385016 A JPH0385016 A JP H0385016A JP 1221262 A JP1221262 A JP 1221262A JP 22126289 A JP22126289 A JP 22126289A JP H0385016 A JPH0385016 A JP H0385016A
- Authority
- JP
- Japan
- Prior art keywords
- input
- input terminal
- buffer circuit
- resistor
- cmos
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000003990 capacitor Substances 0.000 claims abstract description 10
- 230000001681 protective effect Effects 0.000 description 7
- 238000010586 diagram Methods 0.000 description 3
- 230000002159 abnormal effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000007423 decrease Effects 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
- Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
（産業上の利用分野）
本発明は、各種のディジタル回路を構成するＣＭＯＳ・
ｒｃに適用される入力保護回路に関するものである。
ｒｃに適用される入力保護回路に関するものである。
（従来の技術）
低消費電力の半導体集積回路（ＩＣ）として汎用されて
いるＣＭＯＳ・ＩＣでは、入力ビンに接続されるボンデ
ィング・バッドと、内部回路駆動用の入力バッファ回路
との間に入力保護回路が形成される。
いるＣＭＯＳ・ＩＣでは、入力ビンに接続されるボンデ
ィング・バッドと、内部回路駆動用の入力バッファ回路
との間に入力保護回路が形成される。
すなわち、第２図に示すように、入力バッファ回路ＢＵ
Ｆの入力端子ＩＮが抵抗器Ｒ１を介してボンディング・
パッドＢＰに接続され、この入力端子ＩＮと正極性の電
源線Ｂとの間には保護用のダイオードＤ１が接続され、
更にこの入力端子ＩＮと接地点との間には保護用のダイ
オードＤ２が接続されている。入力端子ＩＮ上の電圧が
電源電圧を越えようとしても保護用のダイオードＤ１の
導通によってこれが阻止され、また、入力端子ＩＮ上の
電圧が接地電圧より低下しようとしても保護用のダイオ
ードＤ２の導通によってこれが阻止される。この結果、
入力端子ＩＮ上の電圧は接地電圧から正極性の電源電圧
までの範囲内に限定され、この範囲外の異常電圧の印加
から保護される。
Ｆの入力端子ＩＮが抵抗器Ｒ１を介してボンディング・
パッドＢＰに接続され、この入力端子ＩＮと正極性の電
源線Ｂとの間には保護用のダイオードＤ１が接続され、
更にこの入力端子ＩＮと接地点との間には保護用のダイ
オードＤ２が接続されている。入力端子ＩＮ上の電圧が
電源電圧を越えようとしても保護用のダイオードＤ１の
導通によってこれが阻止され、また、入力端子ＩＮ上の
電圧が接地電圧より低下しようとしても保護用のダイオ
ードＤ２の導通によってこれが阻止される。この結果、
入力端子ＩＮ上の電圧は接地電圧から正極性の電源電圧
までの範囲内に限定され、この範囲外の異常電圧の印加
から保護される。
抵抗器Ｒ１は、電源の遮断状態において他のＩＣなどか
らの出力がダイオードＤＩを通して電源線Ｂに供給され
て低消費電力のＣＭＯＳ・ＩＣが動作を開始するという
事態を防止するためのものである。
らの出力がダイオードＤＩを通して電源線Ｂに供給され
て低消費電力のＣＭＯＳ・ＩＣが動作を開始するという
事態を防止するためのものである。
（発明が解決しようとする課題）
第２図に示す構成の０ＭＯ５−ｒｃでは、入力バッファ
回路の入力端子ＩＮと接地電位との間には浮遊容量Ｃｓ
が存在する。従って、入力バッファ回路の入力端子ＩＮ
を抵抗器Ｒ１を介してボンディング・パッドＢＰに接続
するとこの抵抗器Ｒ１と浮遊容量Ｃｓとによる分圧が行
われることになる。この結果、入力信号の周波数の増加
につれて人カバソファ回路への入力信号レベルが低下し
、狭帯域になるという問題がある。
回路の入力端子ＩＮと接地電位との間には浮遊容量Ｃｓ
が存在する。従って、入力バッファ回路の入力端子ＩＮ
を抵抗器Ｒ１を介してボンディング・パッドＢＰに接続
するとこの抵抗器Ｒ１と浮遊容量Ｃｓとによる分圧が行
われることになる。この結果、入力信号の周波数の増加
につれて人カバソファ回路への入力信号レベルが低下し
、狭帯域になるという問題がある。
（課題を解決するための手段）
本発明に係わるＣＭＯＳ−ＩＣの入力保護回路は、入力
バッファ回路の入力端子とボンディング・パッドとの間
に並列接続される抵抗値ｒ１の第１の抵抗器及び静電容
量値ｃｌのコンデンサと、入力バッファ回路の入力端子
と接地点の間に接続される抵抗４Ｋｒ２の第２の抵抗器
とを備え、上記抵抗値ｒ１、ｒ２と、静電容量値ｃ１と
は、入力バッファ回路の入力端子と接地点間の静電容量
値をＣ２とすれば、ｒｌ・ｃｌ′４ｒ２−Ｃ２の関係を
満たすように選択されることにより、動作の広帯域化を
図りつつ入力保護を達成するように構成されている。
バッファ回路の入力端子とボンディング・パッドとの間
に並列接続される抵抗値ｒ１の第１の抵抗器及び静電容
量値ｃｌのコンデンサと、入力バッファ回路の入力端子
と接地点の間に接続される抵抗４Ｋｒ２の第２の抵抗器
とを備え、上記抵抗値ｒ１、ｒ２と、静電容量値ｃ１と
は、入力バッファ回路の入力端子と接地点間の静電容量
値をＣ２とすれば、ｒｌ・ｃｌ′４ｒ２−Ｃ２の関係を
満たすように選択されることにより、動作の広帯域化を
図りつつ入力保護を達成するように構成されている。
以下、本発明の作用を実施例と共に詳細に説明する。
（実施例）
第１図は、本発明の一実施例に係わるＣＭＯＳ・ｒｃの
入力保護回路の構成を示すブロック図であり、ＢＰはＣ
ＭＯＳ・ＩＣの入力ビンに接続されるボンディング・パ
ッド、ＢＵＦはこの０ＭＯ８・ＩＣの内部回路を駆動す
る入力バッファ回路、ｒＮはこの入力バッファ回路の入
力端子である。
入力保護回路の構成を示すブロック図であり、ＢＰはＣ
ＭＯＳ・ＩＣの入力ビンに接続されるボンディング・パ
ッド、ＢＵＦはこの０ＭＯ８・ＩＣの内部回路を駆動す
る入力バッファ回路、ｒＮはこの入力バッファ回路の入
力端子である。
入力バッファ回路ＢＵＦの入力端子ＩＮとボンディング
・パッドＢＰとの間に抵抗器Ｒ１とコンデンサＣＩが並
列接続されると共に、この入力端子ＩＮと接地点との間
に抵抗器Ｒ２が接続されている。保護用ダイオードＤ１
は、そのアノードが入力バッファ回路の入力端子ＩＮに
接続されると共に、そのカソードは正極性の電源線Ｂに
接続さている。また、保護用ダイオードＤ２は、そのカ
ソードが入力バッファ回路の入力端子ＩＮにカソードが
接続されると共に、そのアノードが接地点に接続されて
いる。
・パッドＢＰとの間に抵抗器Ｒ１とコンデンサＣＩが並
列接続されると共に、この入力端子ＩＮと接地点との間
に抵抗器Ｒ２が接続されている。保護用ダイオードＤ１
は、そのアノードが入力バッファ回路の入力端子ＩＮに
接続されると共に、そのカソードは正極性の電源線Ｂに
接続さている。また、保護用ダイオードＤ２は、そのカ
ソードが入力バッファ回路の入力端子ＩＮにカソードが
接続されると共に、そのアノードが接地点に接続されて
いる。
入力端子ＩＮ上の電圧が電源電圧を越えようとしても保
護用のダイオードＤｉの導通によってこれが阻止され、
また、入力端子ＩＮ上の電圧が接地電圧より低下しよう
としても保護用のダイオードＤ２の導通によってこれが
阻止される。この結果、入力端子ＩＮ上の電圧は接地電
圧から正極性の電源電圧までの範囲内に限定され、この
範囲外の異常電圧の印加から保護される。
護用のダイオードＤｉの導通によってこれが阻止され、
また、入力端子ＩＮ上の電圧が接地電圧より低下しよう
としても保護用のダイオードＤ２の導通によってこれが
阻止される。この結果、入力端子ＩＮ上の電圧は接地電
圧から正極性の電源電圧までの範囲内に限定され、この
範囲外の異常電圧の印加から保護される。
また、ボンディング・パッドＢＰと入力バッファ回路の
入力端子ＩＮとの間に抵抗器Ｒ１が接続されているため
、電源の遮断状態において入力ビンに出現する他のＩＣ
などからの出力がダイオードＤ１を通して電源線Ｂに供
給され難くなり、低消費電力のＣＭＯＳ・ＩＣの動作の
開始が有効に阻止される。
入力端子ＩＮとの間に抵抗器Ｒ１が接続されているため
、電源の遮断状態において入力ビンに出現する他のＩＣ
などからの出力がダイオードＤ１を通して電源線Ｂに供
給され難くなり、低消費電力のＣＭＯＳ・ＩＣの動作の
開始が有効に阻止される。
ここで、抵抗器Ｒ１，Ｒ２の抵抗値をそれぞれｒ１、ｒ
２、コンデンサＣ１の静電容量値を０１、入力バッファ
回路の入力端子ＩＮと接地点間の浮遊容量Ｃ３の静電容
量値を０２とすれば、抵抗値ｒ１、ｒ２と静電容量値ｃ
１は、 ｒｌ ・ Ｃ１＃ｒ２ ・ Ｃ２・ ・ ・ ・ （１
）の関係を満たすように選択されている。
２、コンデンサＣ１の静電容量値を０１、入力バッファ
回路の入力端子ＩＮと接地点間の浮遊容量Ｃ３の静電容
量値を０２とすれば、抵抗値ｒ１、ｒ２と静電容量値ｃ
１は、 ｒｌ ・ Ｃ１＃ｒ２ ・ Ｃ２・ ・ ・ ・ （１
）の関係を満たすように選択されている。
ボンディング・パッドＢＰと接地電位間の入力信号の電
圧レベルをｖＯ１入力端子ＩＮと接地電位間の入力信号
の電圧レベルをＶｉとし、更に、入力バッファ回路の入
力インピーダンスが抵抗値ｒ２に比べて十分に大きいと
すれば、 Ｖｉ／Ｖ。
圧レベルをｖＯ１入力端子ＩＮと接地電位間の入力信号
の電圧レベルをＶｉとし、更に、入力バッファ回路の入
力インピーダンスが抵抗値ｒ２に比べて十分に大きいと
すれば、 Ｖｉ／Ｖ。
＃ｒ２／ （ｒｌ ・ （１＋ｊａ＋ｃ２ｒ２）／（１
＋ｊωｃｌｒｌ）＋ｒ２） ・・・・ （２〉 （２）式に（１）式を代入すると、 Ｖｉ／Ｖ。
＋ｊωｃｌｒｌ）＋ｒ２） ・・・・ （２〉 （２）式に（１）式を代入すると、 Ｖｉ／Ｖ。
＝ｒ２／（ｒｌ＋ｒ２）
・ ・ ・ ・ （３）
となり、分圧比は入力信号の周波数に依存しない一定値
となり、入力保護回路内の伝達特性の広帯域性が実現さ
れる。
となり、入力保護回路内の伝達特性の広帯域性が実現さ
れる。
（発明の効果）
以上詳細に説明したように、本発明に係わるＣＭＯＳ・
ＩＣの入力保護回路は、人力バッファ回路とボンディン
グ・パッドとの間に接続される低抵抗器にコンデンサを
並列接続すると共に、入力バッファ回路と接地点間に抵
抗器を接続し、分圧比が周波数に依存しないように各素
子定数を調整する構成であるから、動作の広帯域化を図
りつつ入力保護が達成されるという効果が奏される。
ＩＣの入力保護回路は、人力バッファ回路とボンディン
グ・パッドとの間に接続される低抵抗器にコンデンサを
並列接続すると共に、入力バッファ回路と接地点間に抵
抗器を接続し、分圧比が周波数に依存しないように各素
子定数を調整する構成であるから、動作の広帯域化を図
りつつ入力保護が達成されるという効果が奏される。
第１図は本発明の一実施例に係わるＣＭＯＳ・ＩＣの入
力保護回路の構成を示すブロック図、第２図は従来例に
係わるＣＭＯＳ・ＩＣの入力保護回路の構成を示すブロ
ック図である。 ＢＵＦ・・・内部回路を駆動する入力バッファ回路、Ｉ
Ｎ・・・入力バッファ回路の入力端子、ＢＰ・・・入力
ピンに接続されるボンディング・パッド、Ｒ１・・・抵
抗値ｒｌの第１の抵抗器、Ｒ２・・・抵抗値ｒ２の第２
の抵抗器、Ｃ１・・・コンデンサ、Ｃ３・・・入力バッ
ファ回路の入力端子と接地電位間に存在する浮遊容量、
Ｄｌ。 Ｄ２・・・第１．第２の保護用ダイオード、Ｂ・・電源
線。
力保護回路の構成を示すブロック図、第２図は従来例に
係わるＣＭＯＳ・ＩＣの入力保護回路の構成を示すブロ
ック図である。 ＢＵＦ・・・内部回路を駆動する入力バッファ回路、Ｉ
Ｎ・・・入力バッファ回路の入力端子、ＢＰ・・・入力
ピンに接続されるボンディング・パッド、Ｒ１・・・抵
抗値ｒｌの第１の抵抗器、Ｒ２・・・抵抗値ｒ２の第２
の抵抗器、Ｃ１・・・コンデンサ、Ｃ３・・・入力バッ
ファ回路の入力端子と接地電位間に存在する浮遊容量、
Ｄｌ。 Ｄ２・・・第１．第２の保護用ダイオード、Ｂ・・電源
線。
Claims (1)
- 【特許請求の範囲】 ＣＭＯＳ・ＩＣの入力ピンに接続されるボンディング・
パッドとこのＣＭＯＳ・ＩＣの内部回路を駆動する入力
バッファ回路との間に形成されるＣＭＯＳ・ＩＣの入力
保護回路であって、 前記入力バッファ回路の入力端子と前記ボンディング・
パッドとの間に並列接続される抵抗値ｒ１の第１の抵抗
器及び静電容量値ｃ１のコンデンサと、 前記入力バッファ回路の入力端子と前記接地点の間に接
続される抵抗値ｒ２の第２の抵抗器と、前記入力バッフ
ァ回路の入力端子にアノードが接続されると共に正極性
の電源線にカソードが接続される第１のダイオードと、 前記入力バッファ回路の入力端子にカソードが接続され
ると共に接地点にアノードが接続される第２のダイオー
ドとを備え、 前記抵抗器とコンデンサの抵抗値ｒ１、ｒ２と、静電容
量値ｃ１とは、前記入力バッファ回路の入力端子と接地
点間の静電容量値をｃ２とすれば、ｒ１・ｃ１≒ｒ２・
ｃ２の関係を満たすように設定されていることを特徴と
するＣＭＯＳ・ＩＣの入力保護回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221262A JPH0385016A (ja) | 1989-08-28 | 1989-08-28 | Ｃｍｏｓ・ｉｃの入力保護回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1221262A JPH0385016A (ja) | 1989-08-28 | 1989-08-28 | Ｃｍｏｓ・ｉｃの入力保護回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0385016A true JPH0385016A (ja) | 1991-04-10 |
Family
ID=16764016
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1221262A Pending JPH0385016A (ja) | 1989-08-28 | 1989-08-28 | Ｃｍｏｓ・ｉｃの入力保護回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0385016A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076843U (ja) * | 1992-03-31 | 1995-01-31 | 日本アビオニクス株式会社 | メモリーカード |
| JP2011244539A (ja) * | 2010-05-14 | 2011-12-01 | Mitsubishi Electric Corp | 過電圧保護回路 |
| EP3193450A2 (en) | 2015-12-24 | 2017-07-19 | Alpine Electronics, Inc. | Overvoltage protection device |
-
1989
- 1989-08-28 JP JP1221262A patent/JPH0385016A/ja active Pending
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH076843U (ja) * | 1992-03-31 | 1995-01-31 | 日本アビオニクス株式会社 | メモリーカード |
| JP2011244539A (ja) * | 2010-05-14 | 2011-12-01 | Mitsubishi Electric Corp | 過電圧保護回路 |
| EP3193450A2 (en) | 2015-12-24 | 2017-07-19 | Alpine Electronics, Inc. | Overvoltage protection device |
| US10291020B2 (en) | 2015-12-24 | 2019-05-14 | Alpine Electronics, Inc. | Overvoltage protection device |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7505238B2 (en) | ESD configuration for low parasitic capacitance I/O | |
| KR940017215A (ko) | 과전압 보호기능을 지니는 저(low)전압 입력 및 출력회로 | |
| JPH045289B2 (ja) | ||
| SE0102960L (sv) | Anordning för ESD-skydd av en integrerad krets | |
| JPH0385016A (ja) | Ｃｍｏｓ・ｉｃの入力保護回路 | |
| TW200501388A (en) | Electrostatic discharge protection circuit | |
| JPH02117211A (ja) | 半導体装置 | |
| US6882512B2 (en) | Integrated circuit provided with a protection against electrostatic discharges | |
| JPH11297936A (ja) | Ｆｅｔおよびｉｃおよびそれらを用いた電子装置 | |
| JPS62295512A (ja) | スイツチング回路 | |
| JP2002033454A (ja) | 半導体集積回路 | |
| JPH03183207A (ja) | フィルタ回路 | |
| JP3693481B2 (ja) | 半導体集積回路 | |
| JPH02254811A (ja) | リセツト回路 | |
| JPH0536919A (ja) | 半導体集積回路装置 | |
| JPH0351780A (ja) | 集積された回路装置 | |
| JPH06188711A (ja) | 半導体リレー | |
| JP2002093998A (ja) | 半導体集積回路装置 | |
| JPS6027437Y2 (ja) | チヤイム用ｉｃ素子 | |
| JPH0227567Y2 (ja) | ||
| JPH0755507Y2 (ja) | モニタ回路内蔵集積回路 | |
| JPS63221712A (ja) | 半導体集積回路装置 | |
| JPH02159757A (ja) | 静電破壊防止回路 | |
| JPH03175734A (ja) | 半導体集積回路装置 | |
| JPH03216003A (ja) | 整合回路 |