JPH0382264A - 画像入力装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 「産業上の利用分野」 本発明は、パーソナルコンピュータ（以下単にパソコン
と記述する）やワードプロセッサなどのデータ処理装置
へ画像データを伝送する画像入力装置に関するものであ
る。

「従来の技術」 従来の画像入力装置１例えばイメージスキャナＩｓは、
第４図に示すように、ＣＣＤリニア・イメージ・センサ
１によって静止画の光学情報を電気信号に変換し、つい
でＡ／Ｄ変換回路２でデジタル信号に変換し、このＡ／
Ｄ変換回路２の出力データを画像処理回路３で所定の画
像処理をし、伝送ケーブル４を経、コネクタ５を介して
パソコンＰＣ側に画像データを伝送していた。６は静止
画に光を投射する光源としてのＬＥＤアレイ、７はＣＣ
Ｄリニア・イメージ・センサ１を制御するＣＯＤコント
ローラ、８はイメージスキャナＩＳの移動距離を検出す
るロータリーエンコーダ、９はロータリーエンコーダ８
の検出信号と読み込み開始信号とに基づいて各部に所定
のタイミング信号を出力するタイミングジェネレータで
ある。パソコンＰＣは、ＣＰＵｌ１．ＲＯＭ１２、ＲＡ
Ｍ１３およびＣＲＴ　１４を具備している。

「発明が解決しようとする課題」 しかしながら、第４図に示す従来例では、イメージスキ
ャナＩＳの伝送ケーブル４をパソコンＰＣに接続し、Ｃ
ＣＤリニア・イメージ・センサ１によって検出された画
像情報を、リアルタイムでパソコンＰＣへ伝送していた
ので、イメージスキャナＩＳで画像情報を入力している
ときにはパソコンＰＣを作動させていなければならず、
またパソコンＰＣのそばでイメージスキャナＩＳを作動
させなければならないなど、操作性において時間的、空
間的な制限が多いという問題点があった。

本発明は上述の問題点に鑑みなされたもので、操作性に
おいて時間的、空間的制限の少ない、操作性のよい画像
入力装置を提供することを目的とするものである。

「課題を解決するための手段」 本発明は、画像センサで画像情報を光電変換することに
よって画像信号を得、この画像信号をＡ／Ｄ変換回路で
画像データに変換してデータ処理装置へ伝送する画像入
力装置において、前記Ａ／Ｄ変換回路の出力データを記
憶するための画像メモリと、この画像メモリへのデータ
の書き込みと前記画像メモリからのデータの読み出しと
を制御するメモリコントローラとを具備してなることを
特徴とするものである。

「作用」 画像入力時には、画像センサの光電変換作用によって画
像情報が画像信号に変換され、この画像信号はＡ／Ｄ変
換回路で画像データに変換される。

メモリコントローラは、Ａ／Ｄ変換回路の出力する画像
データを画像メモリに書き込む。このような画像情報の
画像メモリへの入力操作は、データ処理装置とは独立し
て行なわれる０画像メモリに書き込まれた画像データを
データ処理装置へ伝送するときには、メモリコントロー
ラが画像メモリの画像データを読み出し、データ処理装
置へ伝送する。

「実施例」 第１図は杢発明の一実施例を示すもので、この図におい
て、第４図と同一部分は同一符号とする。

第１図において、１０は画像入力装置で、この画像入力
装置１０はつぎのように構成されている。すなわち、１
は画像情報を光電変換して画像信号に変換する画像セン
サとしてのＣＣＤ　（Ｃｈａｒｇｅ　Ｃｏｕｐｌｅｄ　
Ｄｅｖｉｃｅ）リニア・イメージ・センサで、このＣＣ
Ｄリニア・イメージ・センサ１の出力側には、高速の（
サンプリングクロックの周波数が高い）Ａ／Ｄ　（アナ
ログ・デジタル）変換回路２が結合されている。このＡ
／Ｄ変換回路２の出力側には画像処理回路３が結合され
ている。この画像処理回路３は、設定信号（画像圧縮を
するか否かの設定を含めて）に基づいて前記Ａ／Ｄ変換
回路２の出力データを所定の２値データまたはデイザデ
ータにデコードして出力するように構成されている。

前記画像処理回路３の出力側にはメモリコントローラ２
０が結合され、このメモリコントローラ２０には画像メ
モリ（例えば２５６ＫｂｉｔのスタティックＲＡＭ）２
１が結合されている。前記メモリコントローラ２０の出
力側には変調回路２２が結合されている。

この変調回路２２は、変調時に同期用のクロックパルス
を折り込んでデジタル変調するクロック折込み変調回路
としてのＭ　Ｆ　Ｍ　（Ｍｏｄｉｆｉｅｄ　Ｆｒｅｑｕ
ｅｎｃｙＭｏｄｕｌａｔｉｏｎ）変調回路２３と、この
ＭＦＭ変調回路２３の出力をデジタルＦＭ変調するＦ　
Ｓ　Ｋ　（Ｆｒｅｑｕｅｎｃｙ　５ｈｉｆｔ　Ｋｅｙｉ
ｎｇ）変調回路２４とからなっている。

なお、クロック折込み変調回路は、最小パルス幅を大き
くして伝送効率を向上させるＭＦＭ変調回路２３とした
が、これに限るものでなく、変調時に同期用のクロック
パルスを折り込んでデジタル変調する変調回路（例えば
、Ｄ　Ｍ　Ｉ　（Ｄｉｆｆｅｒｅｎｔｉａｌ　Ｍｏｄｅ
　Ｉｎｖｅｒｓｉｏｎ）変調回路やＣＭ　Ｉ　（Ｃｏｄ
ｅｄ　Ｍａｒｋ　Ｉｎｖｅｒｓｉｏｎ）変調回路）であ
ればよい、前記ＦＳＸ変調回路２４の出力側には、ＬＥ
Ｄ（発光ダイオード）を主体とし電気信号を光信号２８
に変換して出力する光送信回路２５が結合されている。

６は静止画に光を投射する光源としてのＬＥＤアレイ、
７はＣＣＤリニア・イメージ・センサ１を制御するＣＣ
Ｄコントローラ、８はイメージスキャナＩＳの移動距離
を検出するロータリーエンコーダ、９はタイミングジェ
ネレータで、このタイミングジェネレータ９は、ロータ
リーエンコーダ８の検出信号と読み込み開始信号とに基
づいて、前記ＬＥＤアレイ６、ＣＣＤコントローラ７、
Ａ／Ｄ変換回路２、メモリコントローラ２０、ＭＦＭ変
調回路２３およびＦＳＫ変調回路２４のそれぞれに所定
のタイミング信号を出力するように構成されている。

４０はデータ処理装置としてのパソコンで、このパソコ
ン４０には、ＰＤ（フォトダイオード）を主体とし前記
光送信回路２５からの光信号２８を受光して電気信号に
変換する光受信回路３０と、この光受信回路３０の出力
側に順次結合されたＦＳＸ復調回路３１とＭＦＭ復調回
路３２とからなる復調回路３３と。

前記ＭＦＭ復調回路３２の出力側に結合されたエラーデ
ィテクタ・エラーコレクタ３４と、伝送誤りを検出して
前記ＭＦＭ復調回路３２およびエラーディテクタ・エラ
ーコレクタ３４を制御するディテクタ３５と、前記エラ
ーディテクタ・エラーコレクタ３４の出力側に結合され
たＣＰＵ（中央処理袋Ｗ）１１と、このＣ：ＰＵｌｌに
結合されたＲＯＭ（リード・オンリ・メモリ）１２およ
びＲＡＭ（ランダム・アクセス・メモリ）１３と、前記
ＣＰＵＩＩの出力側に結合されたＣＲＴ（陰極線管）１
４とが設けられている。

つぎに前記実施例の作用を第２図および第３図を併用し
て説明する。説明の便宜上、ＣＣＤリニア・イメージ・
センサ１の画素数を５１２とし、このＣＣＤリニア・イ
メージ・センサ１で読み取られる静止画１画面の解像度
を５１２ドツト×４００ドツトとし、画像メモリ２１は
画像データの１画面分（５１２ドツト×４００ドツト）
を記憶できる容量（例えば２５６Ｋｂｉｔ）をもつもの
とする。

（イ）読み込み信号を受けると、電源スィッチ（図示省
略）をオンして画像入力装！！１０の各部に電源を供給
する。すると、ＬＥＤアレイ６は静止画に光を投射する
０画像入力装ｗ１０の移動距離を検出するロータリーエ
ンコーダ８がらの移動信号をタイミングジェネレータ９
に入力し、タイミングジェネレータ９から各部に所定の
タイミング信号を送出する。ＣＯＤコントローラ７で制
御されるＣＣＤリニア・イメージ・センサ１は、静止画
からの反射光を検出し画像情報を光電変換した画像信号
をＡ／Ｄ変換回路２に出力する。

（ロ）Ａ／Ｄ変換回路２は、タイミングジェネレータ９
からのサンプリングクロックパルスに基づいて画像信号
をデジタルの画像データに変換し、画像処理回路３へ出
力する。サンプリングクロックパルスの周波数Ｆｇは１
例えば、基本周波数Ｆｒ（＝９．２１６Ｍ止）のｌ／３
０分周の３０７．２ＫＩ（ｚとする１画像処理回路３は
、設定信号（画像圧縮をするか否かの設定を含めて）に
基づいて前記Ａ／Ｄ変換回路２の出力データを所定の２
値データまたはデイザデータにデコードし、第２図（ａ
）（ｂ）に示すような画像データを出力する。

（ハ）メモリコントローラ２０は、タイミングジェネレ
ータ９からのタイミング信号に基づいて、画像処理回路
３からの画像データを画像メモリ２１に書き込む、すな
わち、メモリコントローラ２０は１画面分の画像データ
（５１２Ｘ４００ビツト）を画像メモリ２１に書き込む
０以上のような画像情報を画像メモリ２１に書き込む作
用は、パソコン４０から離れた場所においても行なうこ
とができる。

（ニ）ついで、送信信号をうけると、メモリコントロー
ラ２０は、タイミングジェネレータ９からのタイミング
信号に基づいて、所定のタイミングで画像メモリ２１か
ら画像データを読み出して変調回路２２に転送する。す
なわち、第３図（ａ）　（ｂ）に示すように１画像メモ
リ２１に書き込まれた１画面分の画像データを所定のイ
ンターバル（例えば５１１ビット分）をもって第１ライ
ンから第４００ライン（各ラインは５１２ビット分）ま
で順次読み出し、がっ各ラインの先頭に１ビツトのスタ
ートビット（例えばデータの「１」）を付加して変調回
路２２に転送する。

このときの読み出しのタイミングは、例えば、同期用の
クロックパルスの周波数Ｆｃのタイミングとする。この
Ｆｃは１例えば、基本周波数Ｆｒ（＝９゜２１６Ｍ＆）
の１１３０分周の３０７．２に止とする。なお、このク
ロックパルスの周波数Ｆｃは、前述のサンプリングクロ
ックパルスの周波数Ｆ１Ｂと同一に設定したが、これに
限るものでなく、互いに別個に設定してもよい。

（ホ）変調回路２２では、ＭＦＭ変調回路２３が画像メ
モリ２１から読み出された画像データをデジタル変調す
るとともにこの変調時に同期用のクロックパルスを折り
込み、ＦＳＸ変調回路２４がＭＦＭｇ調回路２３の出力
をデジタルＦＭ変調して光送信回路２５へ出力する０例
えば、第２図（ａ）（ｂ）に示すような画像データ「１
．１、Ｏｌｌ、Ｏ，０，１，０゜１、・・・」について
は、ＭＦＭ変調回路２３が同図（ｄ）に示すような変調
を行ない、ＦＳＸ変調回路２４が同図（ａ）に示すよう
な変調を行なう、すなわち。

ＭＦＭ変調回路２３は、第２図（ｃ）に示すようなタイ
ミングジェネレータ９からの周波数Ｆｃの同期用のクロ
ックパルスと、画像メモリ２１から読み出した画像デー
タとに基づいて、帯域を広げることなくクロックパルス
を折り込むことのできる変調をして、同図（ｄ）に示す
ようなパルス信号を出力する。また、ＦＳＫ変調回路２
４は、ＭＦＭ変調回路２３の出力データｒ１」について
は基本周波数Ｆｒ（＝９．２１６ＭＩｈ）を１７６分周
したＦ　１（＝１５３６ｋＨｚ）に変調し、ＭＦＭ変調
回路２３の出力データ「０」については基本周波数Ｆｒ
（＝９．２１６ＭＨｚ）を１７１０分周したＦ＠　（＝
９２１．６ｋＨｚ）に変調して、同図（６）に示すよう
なパルス信号を光送信回路２５へ出力する。

（へ）光送信回路２５は、ＦＳＫ変調回路２４から出力
する第２図（ｅ）に示すようなパルス信号を赤外光など
の光信号２８に変換してパソコン４０の光受信回路３０
へ出力する。

（ト）パソコン４０側においては、光受信回路３０にお
いて受信した光信号２８が電気信号に変換され、ついで
復調回路３３のＦＳＸ復調回路３１およびＭＦＭ復調回
路３２によって画像データが復調され、ディテクタ３５
およびエラーディテクタ・エラーコレクタ３４によって
誤り補正され、ＲＯＭ１２に格納されたプログラムで制
御されるＣＰＵＩＩによって、主メモリとしてのＲＡＭ
１３に書き込まれ、および／またはＣＲＴ１４に表示さ
れる。このとき１画像入力装置ｔｏからパソコン４０へ
は、所定のインターバル（例えば５１１ビット分）をも
って第１ラインから第４００ライン（各ラインは５１３
ビット分）まで順次送信されていやので、ラインデータ
の区別が明確になり、機器または伝送途中に障害が生じ
てラインデータが一時的に途切れたときの補正が容易に
行なわれる。

上述のようにして１画像情報は、画像入力装置１０から
パソコン４０へ伝送効率よく、高速で伝送される１例え
ば、クロックパルスの周波数Ｆｃを３０７゜２ＫＨｚと
し、第２図および第３図に示すような変調および伝送形
式をとった場合には、データ伝送速度が約３０７．２／
　２（ｋｂｐｓ）となり、５１２ドツト×４００ドツト
の１画面を約１．３秒で伝送することができる。

前記実施例では、赤外発光ダイオードを用いた汎用のワ
イヤレス・リモート・コントロール装置では、データ伝
送速度が数百〜１０００ｂｐｓと低速となり、伝送情報
量が多い画像入力装置には実用的でない点を考慮し、Ｍ
ＦＭ変調回路でＡ／Ｄ変換回路の出力データにクロック
パルスを折り込んでデジタル変調を行なうことによって
、帯域を広げることなく伝送効率を向上させ、ＦＳＫ変
調回路でＭＦＭ変調回路の出力をデジタルＦＭ変調して
光送信回路へ伝送することによってワイヤレスで高速伝
送できるようにしたが、本発明はこれに限るものでなく
、光ケーブルを用いた有線光伝送や伝送ケーブルを用い
た有線伝送などについても利用することができる１例え
ば、第４図に示すような伝送ケーブルとコネクタとによ
ってデータ処理装置に結合された画像入力装置について
も利用できる。すなわち１画像入力装置は画像メモリを
具備しているので、コネクタを抜くことによって画像入
力装置をデータ処理装置から独立させ、画像入力の操作
性を時間的、空間的に独立させることができる。

「発明の効果」 本発明による画像入力装置は、上記のように、Ａ／Ｄ変
換回路の出力データを記憶するための画像メモリと、こ
の画像メモリへのデータの書き込みと画像メモリからの
データの読み出しとを制御するメモリコントローラとを
具備し、画像情報の画像メモリへの入力操作をデータ処
理装置と独立して行なえるようにしたので、装置への画
像情報の入力における時間的、空間的自由度を増すこと
ができる。すなわち、データ処理装置の作動の有無に関
係なく、データ処理装置から離れたところでも画像を入
力することができる。また、Ｉｉ像メモリから読み出さ
れた画像データを、ＭＦＭ変調回路およびＦＳＸ変調回
路でデジタル変調し、光送信回路を介して高速（例えば
データ伝送速度約３ｏ７　、２　／　２　（ｋｂｐｓ）
　）で無線伝送するようにした場合には、伝送ケーブル
が不要となり、画像の入力操作をさらに容易にすること
ができる。

【図面の簡単な説明】

第１図は本発明による画像入力装置の一実施例を示すブ
ロック図、第２図は第１図の変調回路の作用を説明する
説明図、第３図は第１図におけるデータ伝送形式を説明
する説明図、第４図は従来例を示すブロック図である。 １・・・ＣＣＤリニア・イメージ・センサ（画像センサ
）、２・・・Ａ／Ｄ変換回路、１０・・・画像入力装置
、２０・・・メモリコントローラ、２１・・・画像メモ
リ、２２・・・変調回路、２３・・・ＭＦＭ変調回路（
クロック折込み変調回路）、２４・・・ＦＳＫ変調回路
、２５・・・光送信回路、２８・・・光信号、４０・・
・パソコン（データ処理装置）、Ｆｃ・・・同期用のク
ロックパルスの周波数。 装置 第 図

Claims (1)

【特許請求の範囲】
1. 画像センサで画像情報を光電変換することによって画像
   信号を得、この画像信号をＡ／Ｄ変換回路で画像データ
   に変換してデータ処理装置へ伝送する画像入力装置にお
   いて、前記Ａ／Ｄ変換回路の出力データを記憶するため
   の画像メモリと、この画像メモリへのデータの書き込み
   と前記画像メモリからのデータの読み出しとを制御する
   メモリコントローラとを具備してなることを特徴とする
   画像入力装置。