JPH0380328A - 周辺制御装置のf/wロード方式 - Google Patents
周辺制御装置のf/wロード方式Info
- Publication number
- JPH0380328A JPH0380328A JP21807489A JP21807489A JPH0380328A JP H0380328 A JPH0380328 A JP H0380328A JP 21807489 A JP21807489 A JP 21807489A JP 21807489 A JP21807489 A JP 21807489A JP H0380328 A JPH0380328 A JP H0380328A
- Authority
- JP
- Japan
- Prior art keywords
- data
- peripheral
- configuration information
- peripheral control
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 110
- 238000011068 loading method Methods 0.000 title claims abstract description 38
- 238000013500 data storage Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周辺制御装置のF/W(ファームウェア)ロー
ド方式に関し、特に周辺制御装置に接続される周辺装置
の構成情報をもF/Wデータの一部とする周辺制al′
v装置のF/Wロード方式に関する。
ド方式に関し、特に周辺制御装置に接続される周辺装置
の構成情報をもF/Wデータの一部とする周辺制al′
v装置のF/Wロード方式に関する。
通常、周辺制御装置に接続される周辺装置の構成情報は
、データ処理システムの構成変更時等に変更され、F/
Wデータは周辺制御装置のりビジランアップ時等に変更
されるが、変更時点が別々であり、各々別々に管理され
ることが一般的であしたがって、従来、周辺制御装置に
接続される周辺装置の構成情報をもF/Wデータの一部
とする周辺制御装置のF/Wロードにおいては、外部記
憶装置上にてF/Wデータと周辺装置の構成情報とを別
管理し、周辺制御装置の種別に応じたF/Wデータをま
ずロードし、その後に周辺制御装置に応じた周辺装置の
構成情報をロードする方法がとられてルまた。
、データ処理システムの構成変更時等に変更され、F/
Wデータは周辺制御装置のりビジランアップ時等に変更
されるが、変更時点が別々であり、各々別々に管理され
ることが一般的であしたがって、従来、周辺制御装置に
接続される周辺装置の構成情報をもF/Wデータの一部
とする周辺制御装置のF/Wロードにおいては、外部記
憶装置上にてF/Wデータと周辺装置の構成情報とを別
管理し、周辺制御装置の種別に応じたF/Wデータをま
ずロードし、その後に周辺制御装置に応じた周辺装置の
構成情報をロードする方法がとられてルまた。
上述した従来の方法では、周辺制御装置にF/Wデータ
のロード機能と周辺装置の構成情報のロード機能とを持
たせなければならなかったので、周辺制御装置のH/W
(ハードウェア)量を増大させてしまうという欠点が
ある。
のロード機能と周辺装置の構成情報のロード機能とを持
たせなければならなかったので、周辺制御装置のH/W
(ハードウェア)量を増大させてしまうという欠点が
ある。
また、F/Wデータのロードと周辺装置の構成情報のロ
ードとの間では周辺制御装置は通常の動作が不可であっ
たので、入出力要求の抑止制御が必要となり、F/Wロ
ードの制御が複雑となるという欠点がある。
ードとの間では周辺制御装置は通常の動作が不可であっ
たので、入出力要求の抑止制御が必要となり、F/Wロ
ードの制御が複雑となるという欠点がある。
本発明の目的は、上述の点に鑑み、周辺装置の構成情報
とF/Wデータとを1つのF/Wデータに一括化して周
辺制御装置のF/Wロードを行うことにより、周辺wi
all装置のH7W量を小さくできるとともに、F/W
ロードの制御を簡略化できるようにした周辺制御装置の
F/Wロード方式を提供することにある。
とF/Wデータとを1つのF/Wデータに一括化して周
辺制御装置のF/Wロードを行うことにより、周辺wi
all装置のH7W量を小さくできるとともに、F/W
ロードの制御を簡略化できるようにした周辺制御装置の
F/Wロード方式を提供することにある。
本発明の周辺制御装置のF/Wロード方式は、周辺装置
の構成情報をもF/Wデータの一部とする周辺制御装置
のF/Wロード処理を行うデータ処理システムにおいて
、データ処理システム内の周辺制御装置の種別および周
辺装置の構成情報と周辺制御装置のF/Wデータとを別
管理して記憶している外部記憶装置と、周辺制御装置の
種別および周辺装置の構成情報を前記外部記憶装置から
読み取る構成情報読取り機構と、周辺制御装置のF/W
データを前記外部記憶装置から読み取るF/Wデータ読
取り機構と、周辺1i1111装置のF/Wロードに先
立って前記構成情報読取り機構により読み取られた周辺
装置の構成情報と前記F/Wデータ読取り機構により読
み取られた周辺制御装置のF/Wデータとを1つのF/
Wデータに一括化するF/Wデーター括化権化機構この
F/Wデーター括化権化機構り一括化されたF/Wデー
タを用いて周辺制御装置のF/Wロードを行うF/Wロ
ード機構とを有する。
の構成情報をもF/Wデータの一部とする周辺制御装置
のF/Wロード処理を行うデータ処理システムにおいて
、データ処理システム内の周辺制御装置の種別および周
辺装置の構成情報と周辺制御装置のF/Wデータとを別
管理して記憶している外部記憶装置と、周辺制御装置の
種別および周辺装置の構成情報を前記外部記憶装置から
読み取る構成情報読取り機構と、周辺制御装置のF/W
データを前記外部記憶装置から読み取るF/Wデータ読
取り機構と、周辺1i1111装置のF/Wロードに先
立って前記構成情報読取り機構により読み取られた周辺
装置の構成情報と前記F/Wデータ読取り機構により読
み取られた周辺制御装置のF/Wデータとを1つのF/
Wデータに一括化するF/Wデーター括化権化機構この
F/Wデーター括化権化機構り一括化されたF/Wデー
タを用いて周辺制御装置のF/Wロードを行うF/Wロ
ード機構とを有する。
本発明の周辺M御装置のF/Wロード方式では、外部記
憶装置がデータ処理システム内の周辺制御装置の種別お
よび周辺装置の構成情報と周辺11m装置のF/Wデー
タとを別管理して記憶し、構成情報読取りamが周辺制
御装置の種別および周辺装置の構成情報を外部記憶装置
から読み取り、F/Wデータ読取り機構が周辺制御装置
のF/Wデータを外部記憶装置から読み取り、F/Wデ
ーター括化権化機構辺制御装置のF/Wロードに先立っ
て構成情報読取り機構により読み取られた周辺装置の構
成情報とF/Wデータ読取り機構により読み取られた周
辺制御装置のF/Wデータとを1つのF/Wデータに一
括化し、F/Wロード機構がF/Wデーター括化権化機
構り一括化されたF/Wデータを用いて周辺制御装置の
F/Wロードを行う。
憶装置がデータ処理システム内の周辺制御装置の種別お
よび周辺装置の構成情報と周辺11m装置のF/Wデー
タとを別管理して記憶し、構成情報読取りamが周辺制
御装置の種別および周辺装置の構成情報を外部記憶装置
から読み取り、F/Wデータ読取り機構が周辺制御装置
のF/Wデータを外部記憶装置から読み取り、F/Wデ
ーター括化権化機構辺制御装置のF/Wロードに先立っ
て構成情報読取り機構により読み取られた周辺装置の構
成情報とF/Wデータ読取り機構により読み取られた周
辺制御装置のF/Wデータとを1つのF/Wデータに一
括化し、F/Wロード機構がF/Wデーター括化権化機
構り一括化されたF/Wデータを用いて周辺制御装置の
F/Wロードを行う。
次に、本発明について図面を参照して詳細に説明する。
第1図は、本発明の一実施例に係る周辺11m装置のF
/Wロード方式の構成を示すブロック図である0本実施
例の周辺制御装置のF/Wロード方式は、RAS (R
sliablity、Avallabllty an
d 5erviceablity)プロセッサ1と、
入出力処理装置2と、外部記憶装置3とから、その主要
部が構成されている。
/Wロード方式の構成を示すブロック図である0本実施
例の周辺制御装置のF/Wロード方式は、RAS (R
sliablity、Avallabllty an
d 5erviceablity)プロセッサ1と、
入出力処理装置2と、外部記憶装置3とから、その主要
部が構成されている。
RASプロセッサ1は、周辺制御装置21のF/Wロー
ドを行うプロセッサであり、F/Wロード制御機構11
と、構成情報読取り機構12と、構成情報格納部13と
、F/Wデータ読取り機構14と、F/Wデータ格納部
15と、構成情報−枯化機構16と、F/Wロード機構
17とを含んで構成されている。
ドを行うプロセッサであり、F/Wロード制御機構11
と、構成情報読取り機構12と、構成情報格納部13と
、F/Wデータ読取り機構14と、F/Wデータ格納部
15と、構成情報−枯化機構16と、F/Wロード機構
17とを含んで構成されている。
入出力処理装置2は、複数の周辺制御装置21から構成
される入出力処理装置である。
される入出力処理装置である。
外部記憶装置3は、周辺ysm装置21毎の周辺装置の
構成情報(周辺制御装置2Lの種別を含む。
構成情報(周辺制御装置2Lの種別を含む。
以下同様)31と、周辺制御装置21の種別毎のF/W
データ32を記憶する外部記憶装置である。
データ32を記憶する外部記憶装置である。
F/Wロード制御機構11は、F/Wロード処理の全体
的な制御を行う。
的な制御を行う。
構成情報読取り機112は、外部記憶装置3に記憶され
ている周辺装置の構成情報31を読み取って構成情報格
納部13に格納する。
ている周辺装置の構成情報31を読み取って構成情報格
納部13に格納する。
F/Wデータ読取り機構14は、外部記憶装置3に記憶
されているF/Wデータ32を読み取ってF/Wデータ
格納部15に格納する。
されているF/Wデータ32を読み取ってF/Wデータ
格納部15に格納する。
構成情報一括化機構16は、構成情報格納部13からF
/Wロード対象の周辺制御装置21についての周辺装置
の構成情報31を取り出し、F/Wロード対象の周辺制
御装置21の種別に応じたF/Wデータ格納部15のF
/Wデータに挿入して1つのF/Wデータに一括化する
。
/Wロード対象の周辺制御装置21についての周辺装置
の構成情報31を取り出し、F/Wロード対象の周辺制
御装置21の種別に応じたF/Wデータ格納部15のF
/Wデータに挿入して1つのF/Wデータに一括化する
。
F/Wロード機構17は、F/Wデータ格納部15上で
一括化されたF/Wデータを用いてF/Wロード対象の
周辺制御装置21のF/Wロードを行う。
一括化されたF/Wデータを用いてF/Wロード対象の
周辺制御装置21のF/Wロードを行う。
次に、このように構成された本実施例の周辺制御装置の
F/Wロード方式の動作について説明する。
F/Wロード方式の動作について説明する。
入出力処理装置2の立上げ処理において、入出力処理装
置2内の複数の周辺制御装置21の全てにF/Wロード
を行う必要がある。F/Wロードに必要な周辺装置の構
成情報31とF/Wデータ32とは、外部記憶装置3に
分離されて記憶されている。
置2内の複数の周辺制御装置21の全てにF/Wロード
を行う必要がある。F/Wロードに必要な周辺装置の構
成情報31とF/Wデータ32とは、外部記憶装置3に
分離されて記憶されている。
まず、RASプロセッサ1のF/Wロード制御機構11
は、構成情報読取り機構12を起動し、立上げ対象であ
る入出力処理装置2内の全ての周辺制御装置21につい
ての周辺装置の構成情報31を外部記憶装置f3から読
み取り、構成情報格納部13に格納させる。
は、構成情報読取り機構12を起動し、立上げ対象であ
る入出力処理装置2内の全ての周辺制御装置21につい
ての周辺装置の構成情報31を外部記憶装置f3から読
み取り、構成情報格納部13に格納させる。
次に、F/WロードwI御機構11は、F / W テ
ータ読取り機構14を起動し、立上げ対象である入出力
処理装置2内の全ての周辺制御装置21の種別に対応す
るF/Wデータ32を外部記憶装置3から読み取り、F
/Wデータ格納部15に格納させる。
ータ読取り機構14を起動し、立上げ対象である入出力
処理装置2内の全ての周辺制御装置21の種別に対応す
るF/Wデータ32を外部記憶装置3から読み取り、F
/Wデータ格納部15に格納させる。
続いて、F/Wロード制御機構11は、構成情報一括化
機構16を起動し、F/Wロード対象の周辺制御装置2
1の種別を構成情報格納部13に格納されている周辺装
置の構成情報31から判別し、判別された周辺制r!j
v装置21の種別に対応するF/Wデータ格納部15内
のF/Wデータ32にF/Wロード対象の周辺制御装置
f21についての周辺装置の構成情報31を挿入して1
つのF/Wデータとして一括化する。
機構16を起動し、F/Wロード対象の周辺制御装置2
1の種別を構成情報格納部13に格納されている周辺装
置の構成情報31から判別し、判別された周辺制r!j
v装置21の種別に対応するF/Wデータ格納部15内
のF/Wデータ32にF/Wロード対象の周辺制御装置
f21についての周辺装置の構成情報31を挿入して1
つのF/Wデータとして一括化する。
次に、F/Wロード制御機構11は、F/Wロード機構
17を起動し、F/Wデータ格納部15上で一括化され
ているF/Wデータを用いてF/Wロード対象の周辺制
御装置1f21にF/Wロードさせる。
17を起動し、F/Wデータ格納部15上で一括化され
ているF/Wデータを用いてF/Wロード対象の周辺制
御装置1f21にF/Wロードさせる。
以上の動作を繰り返し、入出力処理装置2内の全ての周
辺制御装置21に対するF/Wロード処理を行う。
辺制御装置21に対するF/Wロード処理を行う。
なお、本実施例では、同一の入出力処理装置2内の全て
の周辺制御装置210種別および周辺装置の構成情1i
i31とF/Wデータ32とを一度に外部記憶装置3か
ら読み取る例を示したが、構成情報格納部13またはF
/Wデータ格納部15の記憶容量に応じて周辺制御装置
21毎に周辺制御装置21の種別および周辺装置の構成
情報31とF/Wデータ32とを読み取ってF/Wロー
ドを行うようにすることも容易に実現可能であることは
明らかである。
の周辺制御装置210種別および周辺装置の構成情1i
i31とF/Wデータ32とを一度に外部記憶装置3か
ら読み取る例を示したが、構成情報格納部13またはF
/Wデータ格納部15の記憶容量に応じて周辺制御装置
21毎に周辺制御装置21の種別および周辺装置の構成
情報31とF/Wデータ32とを読み取ってF/Wロー
ドを行うようにすることも容易に実現可能であることは
明らかである。
以上説明したように本発明は、周辺制m装置の種別およ
び周辺装置の構成情報と周辺制御装置のF/Wデータと
を別管理して記憶する外部記憶装置と、周辺制御装置の
種別および周辺装置の構成情報を読み取る構成情報読取
り機構と、周辺制御装置のF/Wデータを読み取るF/
Wデータ読取り機構と、周辺制御装置のF/Wロードに
先立。
び周辺装置の構成情報と周辺制御装置のF/Wデータと
を別管理して記憶する外部記憶装置と、周辺制御装置の
種別および周辺装置の構成情報を読み取る構成情報読取
り機構と、周辺制御装置のF/Wデータを読み取るF/
Wデータ読取り機構と、周辺制御装置のF/Wロードに
先立。
て読み取られた周辺装置の構成情報と読み取られた周辺
@櫃装置のF/Wデータとを1つのF/Wデータに一括
化するF/Wデーター括化権化機構一括化されたF/W
データを用いて周辺iINIm装置のF/Wロードを行
うF/Wロード機構とを設けたことにより、周辺装置の
構成情報のロード機能をF/Wデータのロード機能とは
別に周辺制御1装置に組み込んでおく必要がなくなり、
周辺111mvt置のH/W量を小さくできるという効
果がある。
@櫃装置のF/Wデータとを1つのF/Wデータに一括
化するF/Wデーター括化権化機構一括化されたF/W
データを用いて周辺iINIm装置のF/Wロードを行
うF/Wロード機構とを設けたことにより、周辺装置の
構成情報のロード機能をF/Wデータのロード機能とは
別に周辺制御1装置に組み込んでおく必要がなくなり、
周辺111mvt置のH/W量を小さくできるという効
果がある。
また、F/Wデータのロードと周辺装置の構成情報のロ
ードとの間は周辺mmvt置は通常の動作が不可であり
入出力要求の抑止iuiが必要であるが、周辺制御装置
のF/Wロードが1回の動作で可能であるので、F/W
ロードの制御が簡略化できるという効果がある。
ードとの間は周辺mmvt置は通常の動作が不可であり
入出力要求の抑止iuiが必要であるが、周辺制御装置
のF/Wロードが1回の動作で可能であるので、F/W
ロードの制御が簡略化できるという効果がある。
第1図は本発明の一実施例に係る周辺制御装置のF/W
ロード方式の構成を示すブロック図であ図において、 1・・・RASプロセンサ、 2・・・入出力処理装置、 3・・・外部記憶装置、 11・・F/Wロード制御機構、 12・・構成情報読取り機構、 13・・構成情報格納部、 14・・F/Wデータ読取り機構、 15・・F/Wデータ格納部、 I6・・構成情報−括化機構、 17・・F/Wロード機構、 21・・周辺制御装置、 31・・周辺装置の構成情報、 32・・F/Wデータである。
ロード方式の構成を示すブロック図であ図において、 1・・・RASプロセンサ、 2・・・入出力処理装置、 3・・・外部記憶装置、 11・・F/Wロード制御機構、 12・・構成情報読取り機構、 13・・構成情報格納部、 14・・F/Wデータ読取り機構、 15・・F/Wデータ格納部、 I6・・構成情報−括化機構、 17・・F/Wロード機構、 21・・周辺制御装置、 31・・周辺装置の構成情報、 32・・F/Wデータである。
Claims (1)
- 【特許請求の範囲】 周辺装置の構成情報をもF/Wデータの一部とする周辺
制御装置のF/Wロード処理を行うデータ処理システム
において、 データ処理システム内の周辺制御装置の種別および周辺
装置の構成情報と周辺制御装置のF/Wデータとを別管
理して記憶している外部記憶装置と、 周辺制御装置の種別および周辺装置の構成情報を前記外
部記憶装置から読み取る構成情報読取り機構と、 周辺制御装置のF/Wデータを前記外部記憶装置から読
み取るF/Wデータ読取り機構と、周辺制御装置のF/
Wロードに先立って前記構成情報読取り機構により読み
取られた周辺装置の構成情報と前記F/Wデータ読取り
機構により読み取られた周辺制御装置のF/Wデータと
を1つのF/Wデータに一括化するF/Wデータ一括化
機構と、 このF/Wデータ一括化機構により一括化されたF/W
データを用いて周辺制御装置のF/Wロードを行うF/
Wロード機構と を有することを特徴とする周辺制御装置のF/Wロード
方式。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21807489A JPH0380328A (ja) | 1989-08-24 | 1989-08-24 | 周辺制御装置のf/wロード方式 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21807489A JPH0380328A (ja) | 1989-08-24 | 1989-08-24 | 周辺制御装置のf/wロード方式 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0380328A true JPH0380328A (ja) | 1991-04-05 |
Family
ID=16714235
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21807489A Pending JPH0380328A (ja) | 1989-08-24 | 1989-08-24 | 周辺制御装置のf/wロード方式 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0380328A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059981B2 (en) | 2008-06-26 | 2011-11-15 | Ricoh Company Limited | Image forming apparatus and control method therefor |
-
1989
- 1989-08-24 JP JP21807489A patent/JPH0380328A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8059981B2 (en) | 2008-06-26 | 2011-11-15 | Ricoh Company Limited | Image forming apparatus and control method therefor |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US4943911A (en) | System for loading initial program loader routine into secondary computer without bootstrap ROM | |
JPH0380328A (ja) | 周辺制御装置のf/wロード方式 | |
US5560034A (en) | Shared command list | |
JPH023828A (ja) | 計算機ネットワークシステム | |
JPH04204994A (ja) | コンピュータシステム | |
JP2573816B2 (ja) | パラレル入出力装置及び方法 | |
JPH02202682A (ja) | データ入力処理方法 | |
JPH0485620A (ja) | 画面上へのデータ入力制御方式及び方法 | |
JPH02208765A (ja) | 入出力制御装置 | |
JPH03196345A (ja) | データ入出力方式 | |
JPH01246635A (ja) | タスク切替方式 | |
JPH01226065A (ja) | マイクロプロセッサシステム | |
JPH04170654A (ja) | キャッシュメモリ制御方式 | |
JPH0224725A (ja) | 電子計算機 | |
JPH01166124A (ja) | ボリューム共用制御方式 | |
JPH07160430A (ja) | 自動入出力管理装置 | |
JPS63247824A (ja) | デ−タエントリ画面定義数の拡張方法 | |
JPH01282631A (ja) | オンラインキャッシュ画面の方式 | |
JPS63115228A (ja) | 表示処理方式 | |
JPH01321540A (ja) | インタフェース回路 | |
JPS59172007A (ja) | 数値制御装置 | |
JPH039431A (ja) | 割込み処理方式 | |
JPH01229350A (ja) | 出力装置決定方式 | |
JPH02254525A (ja) | データ処理方式 | |
JPH04142615A (ja) | 高速ディスクアクセス方式 |