JPH0380328A - 周辺制御装置のｆ／ｗロード方式 - Google Patents
周辺制御装置のｆ／ｗロード方式Info
- Publication number
- JPH0380328A JPH0380328A JP21807489A JP21807489A JPH0380328A JP H0380328 A JPH0380328 A JP H0380328A JP 21807489 A JP21807489 A JP 21807489A JP 21807489 A JP21807489 A JP 21807489A JP H0380328 A JPH0380328 A JP H0380328A
- Authority
- JP
- Japan
- Prior art keywords
- data
- peripheral
- configuration information
- peripheral control
- control device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000002093 peripheral effect Effects 0.000 title claims abstract description 110
- 238000011068 loading method Methods 0.000 title claims abstract description 38
- 238000013500 data storage Methods 0.000 description 9
- 238000000034 method Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 4
- 238000010586 diagram Methods 0.000 description 2
- 230000002776 aggregation Effects 0.000 description 1
- 238000004220 aggregation Methods 0.000 description 1
- 238000007596 consolidation process Methods 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000000284 extract Substances 0.000 description 1
- 238000004806 packaging method and process Methods 0.000 description 1
Landscapes
- Stored Programmes (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は周辺制御装置のＦ／Ｗ（ファームウェア）ロー
ド方式に関し、特に周辺制御装置に接続される周辺装置
の構成情報をもＦ／Ｗデータの一部とする周辺制ａｌ′
ｖ装置のＦ／Ｗロード方式に関する。
ド方式に関し、特に周辺制御装置に接続される周辺装置
の構成情報をもＦ／Ｗデータの一部とする周辺制ａｌ′
ｖ装置のＦ／Ｗロード方式に関する。
通常、周辺制御装置に接続される周辺装置の構成情報は
、データ処理システムの構成変更時等に変更され、Ｆ／
Ｗデータは周辺制御装置のりビジランアップ時等に変更
されるが、変更時点が別々であり、各々別々に管理され
ることが一般的であしたがって、従来、周辺制御装置に
接続される周辺装置の構成情報をもＦ／Ｗデータの一部
とする周辺制御装置のＦ／Ｗロードにおいては、外部記
憶装置上にてＦ／Ｗデータと周辺装置の構成情報とを別
管理し、周辺制御装置の種別に応じたＦ／Ｗデータをま
ずロードし、その後に周辺制御装置に応じた周辺装置の
構成情報をロードする方法がとられてルまた。
、データ処理システムの構成変更時等に変更され、Ｆ／
Ｗデータは周辺制御装置のりビジランアップ時等に変更
されるが、変更時点が別々であり、各々別々に管理され
ることが一般的であしたがって、従来、周辺制御装置に
接続される周辺装置の構成情報をもＦ／Ｗデータの一部
とする周辺制御装置のＦ／Ｗロードにおいては、外部記
憶装置上にてＦ／Ｗデータと周辺装置の構成情報とを別
管理し、周辺制御装置の種別に応じたＦ／Ｗデータをま
ずロードし、その後に周辺制御装置に応じた周辺装置の
構成情報をロードする方法がとられてルまた。
上述した従来の方法では、周辺制御装置にＦ／Ｗデータ
のロード機能と周辺装置の構成情報のロード機能とを持
たせなければならなかったので、周辺制御装置のＨ／Ｗ
（ハードウェア）量を増大させてしまうという欠点が
ある。
のロード機能と周辺装置の構成情報のロード機能とを持
たせなければならなかったので、周辺制御装置のＨ／Ｗ
（ハードウェア）量を増大させてしまうという欠点が
ある。
また、Ｆ／Ｗデータのロードと周辺装置の構成情報のロ
ードとの間では周辺制御装置は通常の動作が不可であっ
たので、入出力要求の抑止制御が必要となり、Ｆ／Ｗロ
ードの制御が複雑となるという欠点がある。
ードとの間では周辺制御装置は通常の動作が不可であっ
たので、入出力要求の抑止制御が必要となり、Ｆ／Ｗロ
ードの制御が複雑となるという欠点がある。
本発明の目的は、上述の点に鑑み、周辺装置の構成情報
とＦ／Ｗデータとを１つのＦ／Ｗデータに一括化して周
辺制御装置のＦ／Ｗロードを行うことにより、周辺ｗｉ
ａｌｌ装置のＨ７Ｗ量を小さくできるとともに、Ｆ／Ｗ
ロードの制御を簡略化できるようにした周辺制御装置の
Ｆ／Ｗロード方式を提供することにある。
とＦ／Ｗデータとを１つのＦ／Ｗデータに一括化して周
辺制御装置のＦ／Ｗロードを行うことにより、周辺ｗｉ
ａｌｌ装置のＨ７Ｗ量を小さくできるとともに、Ｆ／Ｗ
ロードの制御を簡略化できるようにした周辺制御装置の
Ｆ／Ｗロード方式を提供することにある。
本発明の周辺制御装置のＦ／Ｗロード方式は、周辺装置
の構成情報をもＦ／Ｗデータの一部とする周辺制御装置
のＦ／Ｗロード処理を行うデータ処理システムにおいて
、データ処理システム内の周辺制御装置の種別および周
辺装置の構成情報と周辺制御装置のＦ／Ｗデータとを別
管理して記憶している外部記憶装置と、周辺制御装置の
種別および周辺装置の構成情報を前記外部記憶装置から
読み取る構成情報読取り機構と、周辺制御装置のＦ／Ｗ
データを前記外部記憶装置から読み取るＦ／Ｗデータ読
取り機構と、周辺１ｉ１１１１装置のＦ／Ｗロードに先
立って前記構成情報読取り機構により読み取られた周辺
装置の構成情報と前記Ｆ／Ｗデータ読取り機構により読
み取られた周辺制御装置のＦ／Ｗデータとを１つのＦ／
Ｗデータに一括化するＦ／Ｗデーター括化権化機構この
Ｆ／Ｗデーター括化権化機構り一括化されたＦ／Ｗデー
タを用いて周辺制御装置のＦ／Ｗロードを行うＦ／Ｗロ
ード機構とを有する。
の構成情報をもＦ／Ｗデータの一部とする周辺制御装置
のＦ／Ｗロード処理を行うデータ処理システムにおいて
、データ処理システム内の周辺制御装置の種別および周
辺装置の構成情報と周辺制御装置のＦ／Ｗデータとを別
管理して記憶している外部記憶装置と、周辺制御装置の
種別および周辺装置の構成情報を前記外部記憶装置から
読み取る構成情報読取り機構と、周辺制御装置のＦ／Ｗ
データを前記外部記憶装置から読み取るＦ／Ｗデータ読
取り機構と、周辺１ｉ１１１１装置のＦ／Ｗロードに先
立って前記構成情報読取り機構により読み取られた周辺
装置の構成情報と前記Ｆ／Ｗデータ読取り機構により読
み取られた周辺制御装置のＦ／Ｗデータとを１つのＦ／
Ｗデータに一括化するＦ／Ｗデーター括化権化機構この
Ｆ／Ｗデーター括化権化機構り一括化されたＦ／Ｗデー
タを用いて周辺制御装置のＦ／Ｗロードを行うＦ／Ｗロ
ード機構とを有する。
本発明の周辺Ｍ御装置のＦ／Ｗロード方式では、外部記
憶装置がデータ処理システム内の周辺制御装置の種別お
よび周辺装置の構成情報と周辺１１ｍ装置のＦ／Ｗデー
タとを別管理して記憶し、構成情報読取りａｍが周辺制
御装置の種別および周辺装置の構成情報を外部記憶装置
から読み取り、Ｆ／Ｗデータ読取り機構が周辺制御装置
のＦ／Ｗデータを外部記憶装置から読み取り、Ｆ／Ｗデ
ーター括化権化機構辺制御装置のＦ／Ｗロードに先立っ
て構成情報読取り機構により読み取られた周辺装置の構
成情報とＦ／Ｗデータ読取り機構により読み取られた周
辺制御装置のＦ／Ｗデータとを１つのＦ／Ｗデータに一
括化し、Ｆ／Ｗロード機構がＦ／Ｗデーター括化権化機
構り一括化されたＦ／Ｗデータを用いて周辺制御装置の
Ｆ／Ｗロードを行う。
憶装置がデータ処理システム内の周辺制御装置の種別お
よび周辺装置の構成情報と周辺１１ｍ装置のＦ／Ｗデー
タとを別管理して記憶し、構成情報読取りａｍが周辺制
御装置の種別および周辺装置の構成情報を外部記憶装置
から読み取り、Ｆ／Ｗデータ読取り機構が周辺制御装置
のＦ／Ｗデータを外部記憶装置から読み取り、Ｆ／Ｗデ
ーター括化権化機構辺制御装置のＦ／Ｗロードに先立っ
て構成情報読取り機構により読み取られた周辺装置の構
成情報とＦ／Ｗデータ読取り機構により読み取られた周
辺制御装置のＦ／Ｗデータとを１つのＦ／Ｗデータに一
括化し、Ｆ／Ｗロード機構がＦ／Ｗデーター括化権化機
構り一括化されたＦ／Ｗデータを用いて周辺制御装置の
Ｆ／Ｗロードを行う。
次に、本発明について図面を参照して詳細に説明する。
第１図は、本発明の一実施例に係る周辺１１ｍ装置のＦ
／Ｗロード方式の構成を示すブロック図である０本実施
例の周辺制御装置のＦ／Ｗロード方式は、ＲＡＳ （Ｒ
ｓｌｉａｂｌｉｔｙ、Ａｖａｌｌａｂｌｌｔｙ ａｎ
ｄ ５ｅｒｖｉｃｅａｂｌｉｔｙ）プロセッサ１と、
入出力処理装置２と、外部記憶装置３とから、その主要
部が構成されている。
／Ｗロード方式の構成を示すブロック図である０本実施
例の周辺制御装置のＦ／Ｗロード方式は、ＲＡＳ （Ｒ
ｓｌｉａｂｌｉｔｙ、Ａｖａｌｌａｂｌｌｔｙ ａｎ
ｄ ５ｅｒｖｉｃｅａｂｌｉｔｙ）プロセッサ１と、
入出力処理装置２と、外部記憶装置３とから、その主要
部が構成されている。
ＲＡＳプロセッサ１は、周辺制御装置２１のＦ／Ｗロー
ドを行うプロセッサであり、Ｆ／Ｗロード制御機構１１
と、構成情報読取り機構１２と、構成情報格納部１３と
、Ｆ／Ｗデータ読取り機構１４と、Ｆ／Ｗデータ格納部
１５と、構成情報−枯化機構１６と、Ｆ／Ｗロード機構
１７とを含んで構成されている。
ドを行うプロセッサであり、Ｆ／Ｗロード制御機構１１
と、構成情報読取り機構１２と、構成情報格納部１３と
、Ｆ／Ｗデータ読取り機構１４と、Ｆ／Ｗデータ格納部
１５と、構成情報−枯化機構１６と、Ｆ／Ｗロード機構
１７とを含んで構成されている。
入出力処理装置２は、複数の周辺制御装置２１から構成
される入出力処理装置である。
される入出力処理装置である。
外部記憶装置３は、周辺ｙｓｍ装置２１毎の周辺装置の
構成情報（周辺制御装置２Ｌの種別を含む。
構成情報（周辺制御装置２Ｌの種別を含む。
以下同様）３１と、周辺制御装置２１の種別毎のＦ／Ｗ
データ３２を記憶する外部記憶装置である。
データ３２を記憶する外部記憶装置である。
Ｆ／Ｗロード制御機構１１は、Ｆ／Ｗロード処理の全体
的な制御を行う。
的な制御を行う。
構成情報読取り機１１２は、外部記憶装置３に記憶され
ている周辺装置の構成情報３１を読み取って構成情報格
納部１３に格納する。
ている周辺装置の構成情報３１を読み取って構成情報格
納部１３に格納する。
Ｆ／Ｗデータ読取り機構１４は、外部記憶装置３に記憶
されているＦ／Ｗデータ３２を読み取ってＦ／Ｗデータ
格納部１５に格納する。
されているＦ／Ｗデータ３２を読み取ってＦ／Ｗデータ
格納部１５に格納する。
構成情報一括化機構１６は、構成情報格納部１３からＦ
／Ｗロード対象の周辺制御装置２１についての周辺装置
の構成情報３１を取り出し、Ｆ／Ｗロード対象の周辺制
御装置２１の種別に応じたＦ／Ｗデータ格納部１５のＦ
／Ｗデータに挿入して１つのＦ／Ｗデータに一括化する
。
／Ｗロード対象の周辺制御装置２１についての周辺装置
の構成情報３１を取り出し、Ｆ／Ｗロード対象の周辺制
御装置２１の種別に応じたＦ／Ｗデータ格納部１５のＦ
／Ｗデータに挿入して１つのＦ／Ｗデータに一括化する
。
Ｆ／Ｗロード機構１７は、Ｆ／Ｗデータ格納部１５上で
一括化されたＦ／Ｗデータを用いてＦ／Ｗロード対象の
周辺制御装置２１のＦ／Ｗロードを行う。
一括化されたＦ／Ｗデータを用いてＦ／Ｗロード対象の
周辺制御装置２１のＦ／Ｗロードを行う。
次に、このように構成された本実施例の周辺制御装置の
Ｆ／Ｗロード方式の動作について説明する。
Ｆ／Ｗロード方式の動作について説明する。
入出力処理装置２の立上げ処理において、入出力処理装
置２内の複数の周辺制御装置２１の全てにＦ／Ｗロード
を行う必要がある。Ｆ／Ｗロードに必要な周辺装置の構
成情報３１とＦ／Ｗデータ３２とは、外部記憶装置３に
分離されて記憶されている。
置２内の複数の周辺制御装置２１の全てにＦ／Ｗロード
を行う必要がある。Ｆ／Ｗロードに必要な周辺装置の構
成情報３１とＦ／Ｗデータ３２とは、外部記憶装置３に
分離されて記憶されている。
まず、ＲＡＳプロセッサ１のＦ／Ｗロード制御機構１１
は、構成情報読取り機構１２を起動し、立上げ対象であ
る入出力処理装置２内の全ての周辺制御装置２１につい
ての周辺装置の構成情報３１を外部記憶装置ｆ３から読
み取り、構成情報格納部１３に格納させる。
は、構成情報読取り機構１２を起動し、立上げ対象であ
る入出力処理装置２内の全ての周辺制御装置２１につい
ての周辺装置の構成情報３１を外部記憶装置ｆ３から読
み取り、構成情報格納部１３に格納させる。
次に、Ｆ／ＷロードｗＩ御機構１１は、Ｆ ／ Ｗ テ
ータ読取り機構１４を起動し、立上げ対象である入出力
処理装置２内の全ての周辺制御装置２１の種別に対応す
るＦ／Ｗデータ３２を外部記憶装置３から読み取り、Ｆ
／Ｗデータ格納部１５に格納させる。
ータ読取り機構１４を起動し、立上げ対象である入出力
処理装置２内の全ての周辺制御装置２１の種別に対応す
るＦ／Ｗデータ３２を外部記憶装置３から読み取り、Ｆ
／Ｗデータ格納部１５に格納させる。
続いて、Ｆ／Ｗロード制御機構１１は、構成情報一括化
機構１６を起動し、Ｆ／Ｗロード対象の周辺制御装置２
１の種別を構成情報格納部１３に格納されている周辺装
置の構成情報３１から判別し、判別された周辺制ｒ！ｊ
ｖ装置２１の種別に対応するＦ／Ｗデータ格納部１５内
のＦ／Ｗデータ３２にＦ／Ｗロード対象の周辺制御装置
ｆ２１についての周辺装置の構成情報３１を挿入して１
つのＦ／Ｗデータとして一括化する。
機構１６を起動し、Ｆ／Ｗロード対象の周辺制御装置２
１の種別を構成情報格納部１３に格納されている周辺装
置の構成情報３１から判別し、判別された周辺制ｒ！ｊ
ｖ装置２１の種別に対応するＦ／Ｗデータ格納部１５内
のＦ／Ｗデータ３２にＦ／Ｗロード対象の周辺制御装置
ｆ２１についての周辺装置の構成情報３１を挿入して１
つのＦ／Ｗデータとして一括化する。
次に、Ｆ／Ｗロード制御機構１１は、Ｆ／Ｗロード機構
１７を起動し、Ｆ／Ｗデータ格納部１５上で一括化され
ているＦ／Ｗデータを用いてＦ／Ｗロード対象の周辺制
御装置１ｆ２１にＦ／Ｗロードさせる。
１７を起動し、Ｆ／Ｗデータ格納部１５上で一括化され
ているＦ／Ｗデータを用いてＦ／Ｗロード対象の周辺制
御装置１ｆ２１にＦ／Ｗロードさせる。
以上の動作を繰り返し、入出力処理装置２内の全ての周
辺制御装置２１に対するＦ／Ｗロード処理を行う。
辺制御装置２１に対するＦ／Ｗロード処理を行う。
なお、本実施例では、同一の入出力処理装置２内の全て
の周辺制御装置２１０種別および周辺装置の構成情１ｉ
ｉ３１とＦ／Ｗデータ３２とを一度に外部記憶装置３か
ら読み取る例を示したが、構成情報格納部１３またはＦ
／Ｗデータ格納部１５の記憶容量に応じて周辺制御装置
２１毎に周辺制御装置２１の種別および周辺装置の構成
情報３１とＦ／Ｗデータ３２とを読み取ってＦ／Ｗロー
ドを行うようにすることも容易に実現可能であることは
明らかである。
の周辺制御装置２１０種別および周辺装置の構成情１ｉ
ｉ３１とＦ／Ｗデータ３２とを一度に外部記憶装置３か
ら読み取る例を示したが、構成情報格納部１３またはＦ
／Ｗデータ格納部１５の記憶容量に応じて周辺制御装置
２１毎に周辺制御装置２１の種別および周辺装置の構成
情報３１とＦ／Ｗデータ３２とを読み取ってＦ／Ｗロー
ドを行うようにすることも容易に実現可能であることは
明らかである。
以上説明したように本発明は、周辺制ｍ装置の種別およ
び周辺装置の構成情報と周辺制御装置のＦ／Ｗデータと
を別管理して記憶する外部記憶装置と、周辺制御装置の
種別および周辺装置の構成情報を読み取る構成情報読取
り機構と、周辺制御装置のＦ／Ｗデータを読み取るＦ／
Ｗデータ読取り機構と、周辺制御装置のＦ／Ｗロードに
先立。
び周辺装置の構成情報と周辺制御装置のＦ／Ｗデータと
を別管理して記憶する外部記憶装置と、周辺制御装置の
種別および周辺装置の構成情報を読み取る構成情報読取
り機構と、周辺制御装置のＦ／Ｗデータを読み取るＦ／
Ｗデータ読取り機構と、周辺制御装置のＦ／Ｗロードに
先立。
て読み取られた周辺装置の構成情報と読み取られた周辺
＠櫃装置のＦ／Ｗデータとを１つのＦ／Ｗデータに一括
化するＦ／Ｗデーター括化権化機構一括化されたＦ／Ｗ
データを用いて周辺ｉＩＮＩｍ装置のＦ／Ｗロードを行
うＦ／Ｗロード機構とを設けたことにより、周辺装置の
構成情報のロード機能をＦ／Ｗデータのロード機能とは
別に周辺制御１装置に組み込んでおく必要がなくなり、
周辺１１１ｍｖｔ置のＨ／Ｗ量を小さくできるという効
果がある。
＠櫃装置のＦ／Ｗデータとを１つのＦ／Ｗデータに一括
化するＦ／Ｗデーター括化権化機構一括化されたＦ／Ｗ
データを用いて周辺ｉＩＮＩｍ装置のＦ／Ｗロードを行
うＦ／Ｗロード機構とを設けたことにより、周辺装置の
構成情報のロード機能をＦ／Ｗデータのロード機能とは
別に周辺制御１装置に組み込んでおく必要がなくなり、
周辺１１１ｍｖｔ置のＨ／Ｗ量を小さくできるという効
果がある。
また、Ｆ／Ｗデータのロードと周辺装置の構成情報のロ
ードとの間は周辺ｍｍｖｔ置は通常の動作が不可であり
入出力要求の抑止ｉｕｉが必要であるが、周辺制御装置
のＦ／Ｗロードが１回の動作で可能であるので、Ｆ／Ｗ
ロードの制御が簡略化できるという効果がある。
ードとの間は周辺ｍｍｖｔ置は通常の動作が不可であり
入出力要求の抑止ｉｕｉが必要であるが、周辺制御装置
のＦ／Ｗロードが１回の動作で可能であるので、Ｆ／Ｗ
ロードの制御が簡略化できるという効果がある。
第１図は本発明の一実施例に係る周辺制御装置のＦ／Ｗ
ロード方式の構成を示すブロック図であ図において、 １・・・ＲＡＳプロセンサ、 ２・・・入出力処理装置、 ３・・・外部記憶装置、 １１・・Ｆ／Ｗロード制御機構、 １２・・構成情報読取り機構、 １３・・構成情報格納部、 １４・・Ｆ／Ｗデータ読取り機構、 １５・・Ｆ／Ｗデータ格納部、 Ｉ６・・構成情報−括化機構、 １７・・Ｆ／Ｗロード機構、 ２１・・周辺制御装置、 ３１・・周辺装置の構成情報、 ３２・・Ｆ／Ｗデータである。
ロード方式の構成を示すブロック図であ図において、 １・・・ＲＡＳプロセンサ、 ２・・・入出力処理装置、 ３・・・外部記憶装置、 １１・・Ｆ／Ｗロード制御機構、 １２・・構成情報読取り機構、 １３・・構成情報格納部、 １４・・Ｆ／Ｗデータ読取り機構、 １５・・Ｆ／Ｗデータ格納部、 Ｉ６・・構成情報−括化機構、 １７・・Ｆ／Ｗロード機構、 ２１・・周辺制御装置、 ３１・・周辺装置の構成情報、 ３２・・Ｆ／Ｗデータである。
Claims (1)
- 【特許請求の範囲】 周辺装置の構成情報をもＦ／Ｗデータの一部とする周辺
制御装置のＦ／Ｗロード処理を行うデータ処理システム
において、 データ処理システム内の周辺制御装置の種別および周辺
装置の構成情報と周辺制御装置のＦ／Ｗデータとを別管
理して記憶している外部記憶装置と、 周辺制御装置の種別および周辺装置の構成情報を前記外
部記憶装置から読み取る構成情報読取り機構と、 周辺制御装置のＦ／Ｗデータを前記外部記憶装置から読
み取るＦ／Ｗデータ読取り機構と、周辺制御装置のＦ／
Ｗロードに先立って前記構成情報読取り機構により読み
取られた周辺装置の構成情報と前記Ｆ／Ｗデータ読取り
機構により読み取られた周辺制御装置のＦ／Ｗデータと
を１つのＦ／Ｗデータに一括化するＦ／Ｗデータ一括化
機構と、 このＦ／Ｗデータ一括化機構により一括化されたＦ／Ｗ
データを用いて周辺制御装置のＦ／Ｗロードを行うＦ／
Ｗロード機構と を有することを特徴とする周辺制御装置のＦ／Ｗロード
方式。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21807489A JPH0380328A (ja) | 1989-08-24 | 1989-08-24 | 周辺制御装置のｆ／ｗロード方式 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21807489A JPH0380328A (ja) | 1989-08-24 | 1989-08-24 | 周辺制御装置のｆ／ｗロード方式 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0380328A true JPH0380328A (ja) | 1991-04-05 |
Family
ID=16714235
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21807489A Pending JPH0380328A (ja) | 1989-08-24 | 1989-08-24 | 周辺制御装置のｆ／ｗロード方式 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0380328A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8059981B2 (en) | 2008-06-26 | 2011-11-15 | Ricoh Company Limited | Image forming apparatus and control method therefor |
-
1989
- 1989-08-24 JP JP21807489A patent/JPH0380328A/ja active Pending
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8059981B2 (en) | 2008-06-26 | 2011-11-15 | Ricoh Company Limited | Image forming apparatus and control method therefor |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4943911A (en) | System for loading initial program loader routine into secondary computer without bootstrap ROM | |
| JPH0380328A (ja) | 周辺制御装置のｆ／ｗロード方式 | |
| US5560034A (en) | Shared command list | |
| JPH023828A (ja) | 計算機ネットワークシステム | |
| JPH04204994A (ja) | コンピュータシステム | |
| JP2573816B2 (ja) | パラレル入出力装置及び方法 | |
| JPH02202682A (ja) | データ入力処理方法 | |
| JPH0485620A (ja) | 画面上へのデータ入力制御方式及び方法 | |
| JPH02208765A (ja) | 入出力制御装置 | |
| JPH03196345A (ja) | データ入出力方式 | |
| JPH01246635A (ja) | タスク切替方式 | |
| JPH01226065A (ja) | マイクロプロセッサシステム | |
| JPH04170654A (ja) | キャッシュメモリ制御方式 | |
| JPH0224725A (ja) | 電子計算機 | |
| JPH01166124A (ja) | ボリューム共用制御方式 | |
| JPH07160430A (ja) | 自動入出力管理装置 | |
| JPS63247824A (ja) | デ−タエントリ画面定義数の拡張方法 | |
| JPH01282631A (ja) | オンラインキャッシュ画面の方式 | |
| JPS63115228A (ja) | 表示処理方式 | |
| JPH01321540A (ja) | インタフェース回路 | |
| JPS59172007A (ja) | 数値制御装置 | |
| JPH039431A (ja) | 割込み処理方式 | |
| JPH01229350A (ja) | 出力装置決定方式 | |
| JPH02254525A (ja) | データ処理方式 | |
| JPH04142615A (ja) | 高速ディスクアクセス方式 |