JPH0378245A - Icパッケージ - Google Patents
IcパッケージInfo
- Publication number
- JPH0378245A JPH0378245A JP21522389A JP21522389A JPH0378245A JP H0378245 A JPH0378245 A JP H0378245A JP 21522389 A JP21522389 A JP 21522389A JP 21522389 A JP21522389 A JP 21522389A JP H0378245 A JPH0378245 A JP H0378245A
- Authority
- JP
- Japan
- Prior art keywords
- lead
- contact
- package
- contact part
- socket
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005452 bending Methods 0.000 abstract description 5
- 238000004806 packaging method and process Methods 0.000 abstract description 3
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 4
- 239000011347 resin Substances 0.000 description 4
- 229920005989 resin Polymers 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
- H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
Landscapes
- Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
- Lead Frames For Integrated Circuits (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は半導体のICパッケージのコンタクト構造に
関するものである。
関するものである。
第3図は従来のICパッケージの構造を示す部分断面斜
視図、第4図は第3図の断面側面図を示す。図において
、(1)はICのチップ、(2)はチップ(1)にリー
ドを接続するための金線、(3)はチップ(1)をダイ
パッドに接着させるダイボンド材、(4)はダイパッド
、(7)はモールド樹脂、(8)はリードである。
視図、第4図は第3図の断面側面図を示す。図において
、(1)はICのチップ、(2)はチップ(1)にリー
ドを接続するための金線、(3)はチップ(1)をダイ
パッドに接着させるダイボンド材、(4)はダイパッド
、(7)はモールド樹脂、(8)はリードである。
次に動作について説明する。
従来のICパッケージはダイパッド(4)上のチップ(
1)の電極と、外部に出ているリード(8)を金線(2
)でワイヤボンディングし、それらをモールド樹脂(7
)によってモールドしている。
1)の電極と、外部に出ているリード(8)を金線(2
)でワイヤボンディングし、それらをモールド樹脂(7
)によってモールドしている。
従来のICパッケージは以上のように構成されていたの
で、アセンブリ後の検査工程、移動時、基板実装時等に
ICのリードの曲りや接触不良が発生し易いなどの問題
点があった。
で、アセンブリ後の検査工程、移動時、基板実装時等に
ICのリードの曲りや接触不良が発生し易いなどの問題
点があった。
この発明は上記のような問題点を解消するためになされ
たもので、ICのリード曲りを減らすことを目的とする
。
たもので、ICのリード曲りを減らすことを目的とする
。
[課題を解決するための手段]
この発明に係るICパッケージは外部にリードを出すこ
となく、リードの代わりとなる凹状のコンタクト部を設
けたものである。
となく、リードの代わりとなる凹状のコンタクト部を設
けたものである。
この発明におけるICパッケージは凹状のコンタクト部
を設け、ソケットやプリント基板を凸状にして接触させ
る。
を設け、ソケットやプリント基板を凸状にして接触させ
る。
以下、この発明の一実施例を図について説明する。
第1図において、(1)はチップ、(2)はチップ(1
)とインナーリードを接続する金線、(3)はチップ(
1)をグイパッド上に接着させる為のダイボンド材、(
4)はダイパッド、(5)はインナーリード、(6)は
外部のソケットや端子との接触部であるコンタクト部、
(7)はモールド樹脂である。第2図は第1図の断面側
面図を示す。
)とインナーリードを接続する金線、(3)はチップ(
1)をグイパッド上に接着させる為のダイボンド材、(
4)はダイパッド、(5)はインナーリード、(6)は
外部のソケットや端子との接触部であるコンタクト部、
(7)はモールド樹脂である。第2図は第1図の断面側
面図を示す。
次に動作について説明する。この実施例のICの動作は
従来のものと同様に外部との信号のやりとりはリードの
代わりとなる凹状のコンタクト部(6)を通じて行なう
。従って、ソケットやプリント基板は凹状のコンタクト
部と接触可能な凸状のものにすることになる。
従来のものと同様に外部との信号のやりとりはリードの
代わりとなる凹状のコンタクト部(6)を通じて行なう
。従って、ソケットやプリント基板は凹状のコンタクト
部と接触可能な凸状のものにすることになる。
なお、上記実施例では、QFPタイプのICパッケージ
の場合を示したが一他のタイプのICパッケージについ
ても適用可能で同様の効果を奏する。
の場合を示したが一他のタイプのICパッケージについ
ても適用可能で同様の効果を奏する。
以上のようにこの発明によれば、リードの代わりに凹状
のコンタクト部としたので、リードの曲りなどを減少で
き、また、リードが外部に出ていない分だけ一実装密度
の向上が図れるなどの効果がある。
のコンタクト部としたので、リードの曲りなどを減少で
き、また、リードが外部に出ていない分だけ一実装密度
の向上が図れるなどの効果がある。
第1図はこの発明の一実施例を示すICパッケージの部
分断面斜視図−第2図は第1図の側断面図−第3図は従
来のICパッケージの部分断面斜視図、第4図は第3図
の側断面図である。 図において、(1)はチップ、(2)は金線、(3)は
ダイポンド材、(4)はダイパッド、(5)はインナー
リード−(6)はコンタクト部、(7)はモールド樹脂
を示す。 なお−図中、同一符号は同一、または相当部分を示す。
分断面斜視図−第2図は第1図の側断面図−第3図は従
来のICパッケージの部分断面斜視図、第4図は第3図
の側断面図である。 図において、(1)はチップ、(2)は金線、(3)は
ダイポンド材、(4)はダイパッド、(5)はインナー
リード−(6)はコンタクト部、(7)はモールド樹脂
を示す。 なお−図中、同一符号は同一、または相当部分を示す。
Claims (1)
- ICパッケージ内に凹状のコンタクト部を設けたことを
特徴とするICパッケージ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21522389A JPH0378245A (ja) | 1989-08-21 | 1989-08-21 | Icパッケージ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP21522389A JPH0378245A (ja) | 1989-08-21 | 1989-08-21 | Icパッケージ |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0378245A true JPH0378245A (ja) | 1991-04-03 |
Family
ID=16668744
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP21522389A Pending JPH0378245A (ja) | 1989-08-21 | 1989-08-21 | Icパッケージ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0378245A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008309743A (ja) * | 2007-06-18 | 2008-12-25 | Asahi Sunac Corp | 粘度測定装置、粘度測定方法 |
-
1989
- 1989-08-21 JP JP21522389A patent/JPH0378245A/ja active Pending
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008309743A (ja) * | 2007-06-18 | 2008-12-25 | Asahi Sunac Corp | 粘度測定装置、粘度測定方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR940007757Y1 (ko) | 반도체 패키지 | |
US6084292A (en) | Lead frame and semiconductor device using the lead frame | |
JP2000133767A (ja) | 積層化半導体パッケ―ジ及びその製造方法 | |
JPH11260856A (ja) | 半導体装置及びその製造方法並びに半導体装置の実装構造 | |
JP2004153220A (ja) | リードフレームおよびその製造方法ならびに樹脂封止型半導体装置およびその製造方法 | |
JPS63258050A (ja) | 半導体装置 | |
JP3259377B2 (ja) | 半導体装置 | |
JPH0378245A (ja) | Icパッケージ | |
US20030038358A1 (en) | Semiconductor package without outer leads | |
JPS6116702Y2 (ja) | ||
JP2002057244A (ja) | 半導体装置およびその製造方法 | |
KR0167281B1 (ko) | 비엘피 패키지 | |
KR100321149B1 (ko) | 칩사이즈 패키지 | |
JP2001358279A (ja) | 半導体装置及びリードフレーム | |
JPS63160262A (ja) | リ−ドフレ−ムおよびそれを用いた半導体装置 | |
KR100242250B1 (ko) | 반도체패키지 | |
JPH033354A (ja) | 半導体装置 | |
JPS6169162A (ja) | 半導体装置 | |
JPH01243560A (ja) | 半導体装置 | |
JPH0194643A (ja) | 薄型構造の半導体装置の製造方法 | |
JPH02303056A (ja) | 半導体集積回路の製造方法 | |
JPH0595018A (ja) | 半導体装置の製造方法 | |
JPH05335366A (ja) | 半導体装置 | |
JPH0685141A (ja) | 半導体装置 | |
KR20000013575A (ko) | 반도체 칩 패키지 및 그 제조 방법 |