JPH0378231A - バイポーラトランジスタ - Google Patents
バイポーラトランジスタInfo
- Publication number
- JPH0378231A JPH0378231A JP21545789A JP21545789A JPH0378231A JP H0378231 A JPH0378231 A JP H0378231A JP 21545789 A JP21545789 A JP 21545789A JP 21545789 A JP21545789 A JP 21545789A JP H0378231 A JPH0378231 A JP H0378231A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- emitter
- bipolar transistor
- region
- collector
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 claims abstract description 25
- 239000000758 substrate Substances 0.000 claims abstract description 19
- 239000012535 impurity Substances 0.000 abstract description 11
- 229910021420 polycrystalline silicon Inorganic materials 0.000 abstract description 10
- 229920005591 polysilicon Polymers 0.000 abstract description 10
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 abstract description 3
- 229910052796 boron Inorganic materials 0.000 abstract description 3
- 238000005530 etching Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 abstract description 2
- 238000000206 photolithography Methods 0.000 abstract description 2
- 238000004519 manufacturing process Methods 0.000 description 8
- 229910052785 arsenic Inorganic materials 0.000 description 3
- RQNWIZPPADIBDY-UHFFFAOYSA-N arsenic atom Chemical compound [As] RQNWIZPPADIBDY-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 2
- 238000009792 diffusion process Methods 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000010030 laminating Methods 0.000 description 1
- 239000000463 material Substances 0.000 description 1
Landscapes
- Bipolar Transistors (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は、バイポーラトランジスタに関する〔従来の
技術〕 半導体装置の典型なものとして、従来、第５図や第６図
に示すＮＰＮバイポーラトランジスタがある。第５図に
みるトランジスタはエミッタ電極およびコレクタ電極に
通常のＡＡ電極を用い、第６図にみるトランジスタはエ
ミッタ電極およびコレクタ電極にドープドポリシリコン
電極を用いている。これらのトランジスタは、Ｐ型半導
体層（Ｐ型半導体ウェハ）７２にエピタキシャル成長法
で堆積させたＰ型半導体層７３を積層してなる半導体基
板７１を備えていて、前記Ｐ型半導体層７３内にはＮ型
半導体ウェル７４が形成されており、このウェル７４内
に、エミッタ領域７５、ペース領域７６およびコレクタ
領域７７の主要部が形成されている。コレクタ領域７７
は、埋め込み層７７ａやコレクタウオール７７ｂ等のコ
レクタ抵抗低減用ｎ°層を有している。
技術〕 半導体装置の典型なものとして、従来、第５図や第６図
に示すＮＰＮバイポーラトランジスタがある。第５図に
みるトランジスタはエミッタ電極およびコレクタ電極に
通常のＡＡ電極を用い、第６図にみるトランジスタはエ
ミッタ電極およびコレクタ電極にドープドポリシリコン
電極を用いている。これらのトランジスタは、Ｐ型半導
体層（Ｐ型半導体ウェハ）７２にエピタキシャル成長法
で堆積させたＰ型半導体層７３を積層してなる半導体基
板７１を備えていて、前記Ｐ型半導体層７３内にはＮ型
半導体ウェル７４が形成されており、このウェル７４内
に、エミッタ領域７５、ペース領域７６およびコレクタ
領域７７の主要部が形成されている。コレクタ領域７７
は、埋め込み層７７ａやコレクタウオール７７ｂ等のコ
レクタ抵抗低減用ｎ°層を有している。
一方、半導体基板７１表面ではエミッタ電極８１．８１
′、コレクタ電極８２．８２′やベース電極８３がそれ
ぞれ各領域へコンタクトしている。電極８１．８２はＡ
ｆ電極であるため、第５図のトランジスタはＡＩ電極エ
ミッタ・バイポーラトランジスタとも呼ばれる。そして
、電極８１′８２′はドープドポリシリコン電極である
ため、第６図のトランジスタはポリシリコンエミッタ・
バイポーラトランジスタとも呼ばれる。
′、コレクタ電極８２．８２′やベース電極８３がそれ
ぞれ各領域へコンタクトしている。電極８１．８２はＡ
ｆ電極であるため、第５図のトランジスタはＡＩ電極エ
ミッタ・バイポーラトランジスタとも呼ばれる。そして
、電極８１′８２′はドープドポリシリコン電極である
ため、第６図のトランジスタはポリシリコンエミッタ・
バイポーラトランジスタとも呼ばれる。
しかしながら、上記バイポーラトランジスタは、出力抵
抗が大きい、出力電流量容量が小さい、という問題があ
る。
抗が大きい、出力電流量容量が小さい、という問題があ
る。
出力抵抗が大きいのは、主として電極と半導体基板の間
のコンタクト抵抗が大きいからであり、出力電流容量が
小さいのは、主として電極面積が狭いからである。
のコンタクト抵抗が大きいからであり、出力電流容量が
小さいのは、主として電極面積が狭いからである。
この発明は、上記事情に鑑み、出力抵抗が小さくて出力
電流容量の大きなバイポーラトランジスタを提供するこ
とを課題とする。
電流容量の大きなバイポーラトランジスタを提供するこ
とを課題とする。
前記課題を解決するため、この発明にかかるバイポーラ
トランジスタでは、エミッタ電極およびコレクタ電極の
設けられた半導体基板表面における前記両電極のコンタ
クト部を、それぞれ凹状に形成することにより面積を大
きくする構成をとるようにしている。
トランジスタでは、エミッタ電極およびコレクタ電極の
設けられた半導体基板表面における前記両電極のコンタ
クト部を、それぞれ凹状に形成することにより面積を大
きくする構成をとるようにしている。
この発明のバイポーラトランジスタは、ＮＰＮタイプの
ものに限らず、ＰＮＰタイプのものでもよいことはいう
までもない。また、エミッタ電極やコレクタ電極には、
Ａｌ（アルミニウム）電極やドープドポリシリコン電極
が用いられたり、あるいは、基板表面に直にコンタクト
するドープドポリシリコン層と同層に積層されたＡｌｆ
ｆ１からなる２層電極が用いられたりするが、これらに
限らない。
ものに限らず、ＰＮＰタイプのものでもよいことはいう
までもない。また、エミッタ電極やコレクタ電極には、
Ａｌ（アルミニウム）電極やドープドポリシリコン電極
が用いられたり、あるいは、基板表面に直にコンタクト
するドープドポリシリコン層と同層に積層されたＡｌｆ
ｆ１からなる２層電極が用いられたりするが、これらに
限らない。
この発明のバイポーラトランジスタでは、出力用のエミ
ッタ電極やコレクタ電極のコンタクトが凹状である。コ
ンタクト部が凹状であると、側面分だけ面積が太き（な
るため、電極面積および電極が基板にコンタクトする面
積の両方共が実質的に増加するかたちとなる。したがっ
て、出力抵抗が小さくなるとともに、出力電流容量が増
加するようになる。出力抵抗の低減は、一般に高速化を
伴うために非常に有用である。
ッタ電極やコレクタ電極のコンタクトが凹状である。コ
ンタクト部が凹状であると、側面分だけ面積が太き（な
るため、電極面積および電極が基板にコンタクトする面
積の両方共が実質的に増加するかたちとなる。したがっ
て、出力抵抗が小さくなるとともに、出力電流容量が増
加するようになる。出力抵抗の低減は、一般に高速化を
伴うために非常に有用である。
以下、第１実施例にかかるバイポーラトランジスタを、
図面を参照しながら、製造の段階から詳しく説明する。
図面を参照しながら、製造の段階から詳しく説明する。
第１図（ａｌ 〜（Ｃ１は、第１実施例のＮＰＮバイポ
ーラトランジスタを製造するときの様子を工程順にあら
れす。
ーラトランジスタを製造するときの様子を工程順にあら
れす。
まず、第１図（ａｌにみるように、Ｐ型半導体層（Ｐ型
半導体ウェハ）２の上にエピタキシャル成長法によりＰ
型半導体層３が堆積形成されているとともに埋め込み雇
用のｎ゛層１１ｂが設けられている半導体基板１を用い
、この半導体基板１におけるＰ型半導体層３にｎ型ウェ
ル５を形成してから、フォトリソグラフィ技術を使って
マスク６を半導体基板１表面に設け、エツチングを施す
ことにより、凹状部７．７′を形成する。
半導体ウェハ）２の上にエピタキシャル成長法によりＰ
型半導体層３が堆積形成されているとともに埋め込み雇
用のｎ゛層１１ｂが設けられている半導体基板１を用い
、この半導体基板１におけるＰ型半導体層３にｎ型ウェ
ル５を形成してから、フォトリソグラフィ技術を使って
マスク６を半導体基板１表面に設け、エツチングを施す
ことにより、凹状部７．７′を形成する。
ついで、第１図（ｂ）にみるように、凹状部７の所は空
いているが、凹状部７′の所は覆うマスク８を設けてお
いて、凹状部７の表面を中心にボロン等のＰ型不純物を
拡散することによりベース領域９を形成する。この場合
、エミッタ形成の際の余裕をとるために、マスク８を凹
状部７周縁の２〜３μｍ程度の範囲もＰ型不純物が拡散
されるようなものにしておくことが好ましい。なお、こ
の後、Ｐ型不純物拡散の場合と同じようにして、例えば
、ヒ素等のｎ型不純物を凹状部７′表面に拡散するよう
にしてもよい。
いているが、凹状部７′の所は覆うマスク８を設けてお
いて、凹状部７の表面を中心にボロン等のＰ型不純物を
拡散することによりベース領域９を形成する。この場合
、エミッタ形成の際の余裕をとるために、マスク８を凹
状部７周縁の２〜３μｍ程度の範囲もＰ型不純物が拡散
されるようなものにしておくことが好ましい。なお、こ
の後、Ｐ型不純物拡散の場合と同じようにして、例えば
、ヒ素等のｎ型不純物を凹状部７′表面に拡散するよう
にしてもよい。
続いて、第１図（Ｃ）にみるように、エミッタ電極用お
よびコレクタ電極用のｎ型不純物ドープドポリシリコン
層１５．１６を形成するとともに、さらにその上にＡ１
層（図示省略）を積層してエミッタ電極およびコレクタ
電極を設ける一方、ベース領域９にＡＡベース電極（図
示省略）を形成して、ＮＰＮバイポーラトランジスタを
完成する。
よびコレクタ電極用のｎ型不純物ドープドポリシリコン
層１５．１６を形成するとともに、さらにその上にＡ１
層（図示省略）を積層してエミッタ電極およびコレクタ
電極を設ける一方、ベース領域９にＡＡベース電極（図
示省略）を形成して、ＮＰＮバイポーラトランジスタを
完成する。
なお、エミッタ領域１０は凹状部７表面に形成されたｎ
“領域であり、コレクタ領域１１は、凹状部７′表面に
形成されたコンタクト用のｎ゛領域１１ａや抵抗低減の
埋め込み雇用ｎ１領域１１ｂを有している。
“領域であり、コレクタ領域１１は、凹状部７′表面に
形成されたコンタクト用のｎ゛領域１１ａや抵抗低減の
埋め込み雇用ｎ１領域１１ｂを有している。
ドープドポリシリコンＦｉ１５．１６は凹状部７．７′
の内面を覆い尽くすように形成されているものであるこ
とは前述の通りである。
の内面を覆い尽くすように形成されているものであるこ
とは前述の通りである。
続いて、第２実施例のＡ１電極エミッタ・ＮＰＮバイポ
ーラトランジスタを説明する。
ーラトランジスタを説明する。
まず、第１実施例の場合のように第１図（ｂ）に示す状
態まで同様に製造を進めた後、第２図にみるように、凹
状部７．７′に、例えばヒ素等のｎ型不純物を拡散して
エミッタ領域１０用のｎ゛領域凹状部７表面に、コレク
タ領域１１におけるコンタクト用のｎ゛領域１１ａを凹
状部７′表面に形成した後、ＡＩ！エミッタ電極１８お
よびＡｌコレクタ電１ｌ９を形成するとともに、ベース
領域９にＡＮベース電極（図示省略）を形成し、ＮＰＮ
バイポーラトランジスタを完成する。
態まで同様に製造を進めた後、第２図にみるように、凹
状部７．７′に、例えばヒ素等のｎ型不純物を拡散して
エミッタ領域１０用のｎ゛領域凹状部７表面に、コレク
タ領域１１におけるコンタクト用のｎ゛領域１１ａを凹
状部７′表面に形成した後、ＡＩ！エミッタ電極１８お
よびＡｌコレクタ電１ｌ９を形成するとともに、ベース
領域９にＡＮベース電極（図示省略）を形成し、ＮＰＮ
バイポーラトランジスタを完成する。
Ａｌ電極１８．１９は凹状部７．７′の内面を覆い尽く
すように形成されていることは、前述の通りである。
すように形成されていることは、前述の通りである。
つぎに、第３実施例のＮＰＮバイポーラトランジスタを
説明する。
説明する。
第３図（ａ）〜（Ｃ）は、第３実施例のＮＰＮバイポー
ラトランジスタを製造するときの様子を工程の順にあら
れす。
ラトランジスタを製造するときの様子を工程の順にあら
れす。
まず、第３図ｆａｔにみるように、Ｐ型半導体層（Ｐ型
半導体ウェハ）２２の上にエピタキシャル成長法により
ｎ−型半導体層２３が堆積形成されているとともに埋め
込み要用のｎ゛層３１ｂが形成されている導体基板２１
を用い、この半導体基板２１表面にマスク２６を設け、
エツチングを施すことにより、凹状部２７．２７′を形
成する。
半導体ウェハ）２２の上にエピタキシャル成長法により
ｎ−型半導体層２３が堆積形成されているとともに埋め
込み要用のｎ゛層３１ｂが形成されている導体基板２１
を用い、この半導体基板２１表面にマスク２６を設け、
エツチングを施すことにより、凹状部２７．２７′を形
成する。
ついで、第３図（ｂ）にみるように、凹状部２７の所は
空いているが、凹状部２７′の所は覆うマスク２８を設
けておいて、凹状部２７表面にボロン等のＰ型不純物を
拡散することによりヘース領域２９を形成する。この場
合、エミッタ形成の際の余裕をみて、マスク２日を凹状
部２７周縁の２〜３μｍ程度の範囲にもＰ型不純物が拡
散されるものにしておくことが好ましい。なお、この後
、Ｐ型不純物拡散の場合と同じようにして、ヒ素等のｎ
型不純物を凹状部２７′表面に拡散するようにしてもよ
い。
空いているが、凹状部２７′の所は覆うマスク２８を設
けておいて、凹状部２７表面にボロン等のＰ型不純物を
拡散することによりヘース領域２９を形成する。この場
合、エミッタ形成の際の余裕をみて、マスク２日を凹状
部２７周縁の２〜３μｍ程度の範囲にもＰ型不純物が拡
散されるものにしておくことが好ましい。なお、この後
、Ｐ型不純物拡散の場合と同じようにして、ヒ素等のｎ
型不純物を凹状部２７′表面に拡散するようにしてもよ
い。
続いて、第３図（Ｃ）にみるように、エミッタ電極用お
よびコレクタ電極用のｎ型不純物ドープドポリシリコン
層３５．３６を形成するとともに、さらにその上にＡ１
層（図示省略）を積層してエミッタ電極およびコレクタ
電極を設ける一方、べ一７４］域２９にＡｆｆベース電
極（図示省略）を形成し、ＮＰＮバイポーラトランジス
タを完成する。
よびコレクタ電極用のｎ型不純物ドープドポリシリコン
層３５．３６を形成するとともに、さらにその上にＡ１
層（図示省略）を積層してエミッタ電極およびコレクタ
電極を設ける一方、べ一７４］域２９にＡｆｆベース電
極（図示省略）を形成し、ＮＰＮバイポーラトランジス
タを完成する。
なお、エミッタ領域３０は凹状部２７表面に形成された
ｎ゛領域あり、コレクタ領域３１は、凹状部２７′表面
に形成されたコンタクト用のｎ゛領域３１ａや抵抗低減
の埋め込み雇用ｎ゛領域３１ｂを有している。
ｎ゛領域あり、コレクタ領域３１は、凹状部２７′表面
に形成されたコンタクト用のｎ゛領域３１ａや抵抗低減
の埋め込み雇用ｎ゛領域３１ｂを有している。
ドープドポリシリコン層３５．３６は凹状部２７．２７
′の内面を覆い尽くすように形成されていることは、前
述の通りである。
′の内面を覆い尽くすように形成されていることは、前
述の通りである。
続いて、第４実施例のＡｌ電極エミッタ・ＮＰＮバイポ
ーラトランジスタを説明する。
ーラトランジスタを説明する。
まず、第３実施例の場合のように第３図（′ｂ）に示す
状態まで同様に製造を進めた後、第４図にみるように、
凹状部２７．２７′に、例えばヒ素等のｎ型不純物を拡
散してエミッタ領域３０用のｎ゛領域凹状部２７表面に
、コレクタ領域３１におけるコンタクト用のｎ゛領域３
１ａを凹状部２７′表面に形成した後、Ａｌエミッタ電
極３８およびＡ７！コレクタ電極３９を形成するととも
に、ベース領域２９にベース電極（図示省略）を形成し
、ＮＰＮバイポーラトランジスタを完成する。
状態まで同様に製造を進めた後、第４図にみるように、
凹状部２７．２７′に、例えばヒ素等のｎ型不純物を拡
散してエミッタ領域３０用のｎ゛領域凹状部２７表面に
、コレクタ領域３１におけるコンタクト用のｎ゛領域３
１ａを凹状部２７′表面に形成した後、Ａｌエミッタ電
極３８およびＡ７！コレクタ電極３９を形成するととも
に、ベース領域２９にベース電極（図示省略）を形成し
、ＮＰＮバイポーラトランジスタを完成する。
Ａｌ電極３８．３９は凹状部２７．２７′の内面を覆い
尽くすように形成されていることは、前述の通りである
。
尽くすように形成されていることは、前述の通りである
。
実施例１〜４の各トランジスタは、っぎのような利点を
も有している。ひとつは、基板表面が堀こまれた分、エ
ミッタ電極が埋め込み層に近ずくため、出力抵抗が小さ
くなる。コレクタ電極も埋め込み層に近ずくため、従来
のようにコレクタウオールを形成する必要もない。
も有している。ひとつは、基板表面が堀こまれた分、エ
ミッタ電極が埋め込み層に近ずくため、出力抵抗が小さ
くなる。コレクタ電極も埋め込み層に近ずくため、従来
のようにコレクタウオールを形成する必要もない。
この発明のバイポーラトランジスタは、以上に述べたよ
うに、半導体基板におけるエミッタ電極およびコレクタ
電極のコンタクト部は、それぞれ凹状に形成されていて
、前記エミッタ電極およびコレクタ電極が前記凹状部分
表面を覆うように形成されているため、出力抵抗が小さ
（、かつ、電流容量が十分な実用的トランジスタとなっ
ている
うに、半導体基板におけるエミッタ電極およびコレクタ
電極のコンタクト部は、それぞれ凹状に形成されていて
、前記エミッタ電極およびコレクタ電極が前記凹状部分
表面を覆うように形成されているため、出力抵抗が小さ
（、かつ、電流容量が十分な実用的トランジスタとなっ
ている
第１図は、第１実施例のＮＰＮバイポーラトランジスタ
を製造するときの様子を工程順に説明する概略断面図、
第２図は、第２実施例のＮＰＮバイポーラトランジスタ
の構成をあられす概略断面図、第３図は、第３実施例の
ＮＰＮバイポーラトランジスタを製造するときの様子を
工程順に説明する概略断面図、第４図は、第４実施例の
ＮＰＮバイポーラトランジスタの構成をあられす概略断
面図、第５図および第６図は、それぞれ、従来のＮＰＮ
バイポーラトランジスタの構成をあられす概略断面図で
ある。 １．２１・・・半導体基板 ７．７′、２７．２７′
・・・凹状部 １５．１６．３５．３６・・・ドープ
ドポリシリコン層（エミッタ電極およびコレクタ電極）
１８．３８・・・エミッタ電極 １９．３９・
・・コレクタ電極
を製造するときの様子を工程順に説明する概略断面図、
第２図は、第２実施例のＮＰＮバイポーラトランジスタ
の構成をあられす概略断面図、第３図は、第３実施例の
ＮＰＮバイポーラトランジスタを製造するときの様子を
工程順に説明する概略断面図、第４図は、第４実施例の
ＮＰＮバイポーラトランジスタの構成をあられす概略断
面図、第５図および第６図は、それぞれ、従来のＮＰＮ
バイポーラトランジスタの構成をあられす概略断面図で
ある。 １．２１・・・半導体基板 ７．７′、２７．２７′
・・・凹状部 １５．１６．３５．３６・・・ドープ
ドポリシリコン層（エミッタ電極およびコレクタ電極）
１８．３８・・・エミッタ電極 １９．３９・
・・コレクタ電極
Claims (1)
- １ エミッタ電極およびコレクタ電極がそれぞれ半導体
基板表面にコンタクトしているバイポーラトランジスタ
において、前記半導体基板における前記両電極のコンタ
クト部は、それぞれ凹状に形成されることにより面積が
大きくなっていることを特徴とするバイポーラトランジ
スタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21545789A JPH0378231A (ja) | 1989-08-21 | 1989-08-21 | バイポーラトランジスタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP21545789A JPH0378231A (ja) | 1989-08-21 | 1989-08-21 | バイポーラトランジスタ |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0378231A true JPH0378231A (ja) | 1991-04-03 |
Family
ID=16672689
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP21545789A Pending JPH0378231A (ja) | 1989-08-21 | 1989-08-21 | バイポーラトランジスタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0378231A (ja) |
-
1989
- 1989-08-21 JP JP21545789A patent/JPH0378231A/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH07326773A (ja) | ダイオードおよびその製造方法 | |
| JPH03222336A (ja) | 半導体装置の製造方法 | |
| JPH0831841A (ja) | 半導体装置及びその製造方法 | |
| JPH0378231A (ja) | バイポーラトランジスタ | |
| US4837608A (en) | Double gate static induction thyristor and method for manufacturing the same | |
| JPH02202032A (ja) | 半導体装置及びその製造方法 | |
| JPS6377144A (ja) | 半導体集積回路 | |
| JPS62183558A (ja) | バイポ−ラトランジスタの製造方法 | |
| JPH01228157A (ja) | 半導体装置 | |
| JPS62189752A (ja) | 半導体装置 | |
| JPH01147864A (ja) | 半導体装置 | |
| JPS61269373A (ja) | 半導体装置 | |
| JPH02232929A (ja) | 埋込層を備えた半導体装置 | |
| JPH06260598A (ja) | 抵抗内蔵型トランジスタ | |
| JPS58210659A (ja) | 半導体装置およびその製造方法 | |
| JPS6022358A (ja) | 半導体集積回路装置 | |
| JPS60175451A (ja) | 半導体装置の製造方法 | |
| JPH05326540A (ja) | バイポーラトランジスタ及びその製造方法 | |
| JPH02159037A (ja) | バイポーラトランジスタの製造方法 | |
| JPS6292369A (ja) | 半導体装置 | |
| JPS6377145A (ja) | 半導体集積回路 | |
| JPS62179763A (ja) | バイポ−ラ型トランジスタ | |
| JPS63102364A (ja) | 半導体装置 | |
| JPS6124825B2 (ja) | ||
| JPH03201442A (ja) | 半導体装置及びその製造方法 |