JPH0371824B2

JPH0371824B2 -

Info

Publication number: JPH0371824B2
Application number: JP62084921A
Authority: JP
Inventors: Burugaa Eeritsuhi; Myuraa Marutein; Shuiaatsu Teodooru
Original assignee: Siemens AG
Current assignee: Siemens AG
Priority date: 1986-04-14
Filing date: 1987-04-08
Publication date: 1991-11-14
Also published as: US4777634A; JPS62245830A; ATE63413T1; DE3769827D1; EP0241777A1; EP0241777B1

Description

【発明の詳細な説明】産業上の利用分野本発明は、特許請求の範囲第１項及び第６項の
上位概念に記載のプレシオクロナスなデータ信号
の再生方法及びこの方法を実施する回路装置に関
する。

従来の技術デジタル信号伝送装置（雑志Frequenz，32
（1978）、10第281−287頁、Positiv−Null−
Negativ−Stopftechnik fur die Multiplex−
ubertragung plesiochroner Datensignale参照）
は、１つのハイアラーキ段階の複数のデータ信号
を次に高位のハイアラーキ段階のデジタル信号
に、所謂和信号に統合する。個々のハイアラーキ
段階のデジタル信号のビツトレート及びパルスフ
レームは、国際的な取り決めにおいて定められて
いる。この場合、すべてのレベルにおいてプレシ
オクロンに伝送され、即ちデジタル信号のビツト
レートはその公称値から最大、上側又は下側の公
差値だけ異なつていることができる。相対公差も
同様に定められている。ｎ個のプレシオクロナス
なデータ信号に対するｎ個のチヤネルの伝送装置
は、ｎ個のデジタル信号を１つの和信号に統合す
るマルチプレクサ段と、和信号を再びｎ個のデジ
タル信号に分離するデマルチプレクサ段とから成
る。プレシオクロナスなデジタル信号のビツトレ
ートを和信号のビツトレートに整合させる方法
は、パルススタツフイングとして公知である。こ
のために公知の方法は、CCITT勧告G.702による
ポジテイブ−零−ネガテイブ−スタツフイング方
法である。

デジタル信号伝送装置のマルチプレクサ段にお
いて、到来するプレシオクロナスなデータ信号か
ら同期データ信号及び付加データ信号が発生され
る。プレシオクロナスなデータ信号のビツトレー
トと同期データ信号のビツトレート、即ちそれぞ
れに属するプレシオクロナスなクロツク列と同期
クロツク列とが相互に異なつているとき、時々ス
タツフ過程が必である。プレシオクロナスなデー
タ信号のビツトレートが同期信号のビツトレート
より小さいとき、時々同期信号に、付加的なデー
タビツトが挿入されるか、若しくはプレシオクロ
ナスなデータ信号からのビツトが２回伝送され
る。プレシオクロナスなビツトが同期データ信号
のビツトレートより大きいとき、時々データビツ
トがプレシオクロナスなデータ信号から取出され
かつ同期データ信号においてではなくて、付加デ
ータ信号において伝送される。付加データ信号は
所謂コード語、即ち受信側のデジタル信号伝送装
置のデマルチプレクサ段に、いずれの時点で、そ
このデジタル信号データ信号からデータビツトを
取出さなければならないか若しくはいずれの時点
で、付加データ信号において伝送されるデータビ
ツトを同期データ信号に挿入しなければならない
かを信号により知らせるコード語を含んでいる。
データビツトないし所謂消去ビツトの挿入ないし
消去によつて、受信側で再生されるプレシオクロ
ナスなクロツク列を使用して、同期データ信号か
らプレシオクロナスなデータ信号が再生される。

所定のコード語の形をとつたスタツフ情報は付
加データ信号を介してたつた１回しか伝送されな
いので、エラーが生じ易い。伝送障害のためスタ
ツフ情報が検出されないと、フレーム語のずれに
基づいてデータ信号の同期はずれが検出されるは
ずである。この理由から、無線伝送の際生ずる可
能性のあるパルス障害のため、スタツフコマンド
を一層エラーが生じにくいものにしなければなら
ない。

受信側のデジタル信号伝送装置のデマルチプレ
クサ段において、プレシオクロナスなクロツク列
が再び取出されなければならない。このために、
スタツフ過程後その都度補償期間の間、ポジテイ
ブなスタツフイングが行われたか、ネガテイブな
スタツフイングが行われたかに応じて、多少緩慢
なクロツクに切換えられるか又は多少迅速なクロ
ツクに切換えられる。このやり方は、結果的にジ
ツタを生じ、それを取除くために、クロツク安定
化回路が必要である。

西独国特許出願公開第3201965号公報から、付
加データ信号がプレシオクロナスなクロツク列と
同期データ信号とのの瞬時の位相関係を２進の位
相語として含むようにした、データ信号伝送装置
が公知である。受信側のデジタル信号伝送装置の
デマルチプレクサ段においてプレシオクロナスな
クロツク列を、この２進位相語から再生するため
に、再生器及び分周器を介して、和クロツクを再
生し、そこから位相調整ループを介して、基準デ
ータクロツク、補助クロツクの周波数の２のｋ乗
倍の周波数を有する信号並びに充填パルスを発生
することができる。基準データクロツクに対して
プレシオクロナスなクロツク列を発生するために
まず、プレシオクロナスな補助クロツクが再び取
出されかつ和クロツクと混合され、その結果この
合成信号から所望のプレシオクロナスなクロツク
列をフイルタを介して取出すことができる。

付加データ信号における位相語を、２つの連続
する位相語が最下位のビツト桁においてのみ区別
することができるような高さの繰返し周波数によ
つて伝送することが、考えられる。

発明が解決しようとする問題点本発明の課題は、デジタル伝送装置のデマルチ
プレクサ段において、伝送区間に所謂パルス障害
があつても受信された和信号からプレシオクロナ
スなデータ信号を形成することができる方法を提
供することである。

問題点を解決するための手段、発明の作用および
発明の効果この課題は、本明によれば特許請求の範囲第１
項及び第６項の特徴事項に記載の構成によつて解
決される。

最上位の位相ビツトを多重伝送することによつ
て、耐障害度は著しく高められる。その理由は、
位相語の個別ビツトにエラーがあつても、同期デ
ータ信号にビツトを挿入又は消去するために用い
られる切換電位には影響がないからである。

クロツク再生段においてその都度１つのクロツ
クパルスのみをクロツク挿入−消去段を介してプ
レシオクロナスなクロツク列に挿入又は消去する
ことによつて、殊に位相語の複数のビツト又は最
上位のビツトにエラーが生じたとき、ジツタが比
較的大きくなるのが防止される。

本発明の有利な実施例は、特許請求の範囲の実
施態様項に記載されている。

実施例次に本発明を図示の実施例につき図面を用いて
詳細に説明する。

第１図には、デジタル信号伝送装置のデマルチ
プレクサ段DXが図示されている。このデマルチ
プレクサ段DXは、それ自体公知のデマルチプレ
クサDMを有する。それには、デジタル信号伝送
装置によつて受信された和信号SGが加わりかつ
付加データ信号ZD、同期データ信号SD並びに第
１クロツク列Ｔ１及び補助クロツク列HTを送出
する。

デマルチプレクサ段DXはその他に、同期デー
タ信号からプレシオクロナスなデータ信号PDを
発生するそれ自体公知のフオーマツト変換器FW
を有する。このことは例えばそれ自体公知の方法
において、フオーマツト変換器FWにおいて同期
データ信号SDから所謂通常のデータ信号及び所
謂遅延された（データビツトの１／２だけ遅延さ
れた）データ信号を発生することによつて、行な
われる。通常のデータ信号と遅延されたデータ信
号との切換を所定の時点において、行なうことに
よつて、同期データ信号SDに含まれている消去
ビツトを消去するか又は付加データ信号ZDにお
いて伝送されるデータビツトDBを同期データ信
号に挿入することができる。

フオーマツト変換器FWには、付加データ信号
ZDに含まれているデータビツトDB、並びに切換
電位UP及びスタツフ信号SSが加わる。後者の２
つは、コマンド評価段KASから伝出される。コ
マンド評価段KASには、第１クロツク列Ｔ１及
び付加データ信号ZDが加わる。フオーマツト変
換器FWにはその他に、クロツク再生段TRSにお
いて取出されるプレシオクロナスなクロツク列
PTが加わる。

クロツク再生段TRSは、付加データ信号ZDが
加わる直列−並列変換器SPW、並びに補助クロ
ツク列HTが加わるクロツク挿入−消去坪TEA
を含んでいる。クロツク再生段TRSはその他に、
直列−並列変換器SPWから送出される位相語PW
が並列形において加わるプログラミング可能な分
周段PSを含んでいる。プログラミング可能な分
周段PSのクロツク入力側には、デマルチプレク
サDMから送出される補助クロツク列HTが加わ
る。分周段の出力側Ａからは、別の補助クロツク
列HTHが位相コンパレータPKに送出される。
この位相コンパレータの詳しく図示されていない
入力側の他方には、クロツク挿−消去段TEAか
ら分周器TRを介して送出されるプレシオクロナ
スなクロツク列PTが加わる。位相コンパレータ
PKから、挿入信号ES及び消去信号ASが、クロ
ツク挿入−消去段に送出される。

第２図には、コマンド評価段KASが図示され
ている。第１クロツク列Ｔ１は、シフトレジスタ
SR及びクロツク発生器TGのクロツク入力側に加
わる。クロツク発生器TGは、第２及び第３のク
ロツク列、並びにリセツトクロツク列RTを送出
する。これらのパルス経過については、後で第５
図に基づいて説明する。シフトレジスタSRは例
えば、第２図に図示されているように、８つの記
憶場所を有し、第１、第２及び第３の位相ビツト
PB１ないしPB３、並びに３つの第４の位相ビツ
トPB４によつて占有されるようになつている。
第４の位相ビツトPB４が最上位のビツトである。
第１の４つの位相ビツトが、付加データ信号ZD
に含まれている位相語PWを形成する。

３つの第４の位相ビツトPB４は、出力側Ａが
第１の排他的ORゲートＸ０１の一方の入力側に
接続されている評価段BWに加わる。この排的
ORゲートＸ０１の他方の入力側には、第３の位
相ビツトPB３が加わる。排他ORゲートＸ０１の
出力側は、第１の遅延フリツプフロツプＦ１の入
力側Ｄに接続されている。

評価段BWの出力側Ａは、第１計数器Ｚ１、第
２遅延フリツプフロツプＦ２の入力側Ｄ、及び第
６の遅延フリツプフロツプＦ６の入力側Ｄに接続
されている。第１及び第６の遅延フリツプフロツ
プＦ１，Ｆ６のクロツク入力側にはそれぞれ、第
２のクロツク列Ｔ２が加わる。第１遅延フリツプ
フロツプＦ１のリセツト及びセツト命令入力側
Ｒ，Ｓはそれぞれ、基準電位に接続されている。
即ちそれらは非作動状態に切換られている。

第１の計数器Ｚ１の伝送出力側TCは、第２遅
延フリツプフロツプＦ２のクロツク入力側に接続
されている。第１遅延フリツプフロツプＦ１の出
力側Ｑは、第４のANDゲートAG４の一方の入
力側に接続されている。このANDゲートの他方
の入力側には、第２のクロツク列Ｔ２が加わる。
第4ANDゲートAG４の出力側は、第２の排他的
ORゲートXO２の一方の入力側に接続されてい
る。又他方の入力側には、付加データZDが加わ
る。第２の排他的ORゲートＸ０２の出力側は、
第1ANDゲートAG１の一方の入力側に接続され
ており、その他方の入力側には第１のクロツク列
Ｔ１が加わり、かつその出力側は、第２計数器Ｚ
２のクロツク入力側が接続されている。

第３のクロツク列Ｔ３は、第２計数器Ｚ２の計
数命令入力側ZBに加わり、かつリセツトクロツ
ク列RTは、そのリセツト入力側Ｒに加わる。第
２計器Ｚ２は、第１ないし第３の出力側Ｑ１ない
しＱ３を有し、その際第１の出力側は最下位の出
力側であり、かつ第３の出力側Ｑ３は、最上位の
出力側である。第２計数器Ｚ２の第１及び第２出
力側Ｑ１，Ｑ２は、第2ANDゲートAG２の入力
側に接続されている。このANDゲートの出力側
は、第３の遅延フリツプフロツプＦ３のリセツト
命令入力側Ｒに接続されている。第３ないし第６
の遅延フリツプフロツプＲ３ないしＦ６のクロツ
ク入力側にはそれぞれ、第２クロツク列Ｔ２が加
わる。第３の遅延フリツプフロツプＦ３のセツト
命令入力側Ｓは、基準電位に接続されており、即
ちそれは非作動状態に切換られている。

第２の計数器Ｚ２の第３の出力側Ｑ３は、第３
の遅延フリツプフロツプＦ３の入力側Ｄ、第
1NANDゲートNAG１の入力側、及び第
2NANDゲートNAG２の反転入力側に接続され
ている。第３の遅延フリツプフロツプの出力側Ｑ
は、第２のNANDゲートNAG２の別の入力側に
接続されており、かつ第３の遅延フリツプフロツ
プＦ３の反転出力側は、第1NANDゲート
NAG１の別の入力側に接続されている。第
1NANDゲートNAG１の更に別の入力側は、第
２遅延フリツプフロツプＦ２の反転出力側に接
続されており、かつ第2NANDゲートNAG２の
更に別の入力側には、第２遅延フリツプフロツプ
Ｆ２の出力側Ｑが接続されている。

第１のNANDゲートNAG１の出力側は、第４
の遅延フリツプフロツプＦ４の入力側Ｄに接続さ
れており、かつ第２のNANDゲートNAG２の出
力側は、第５の遅延フリツプフロツプＦ５の入力
側Ｄに接続されている。第４及び第５の遅延フリ
ツプフロツプＦ４，Ｆ５のセツト命令入力側Ｓに
はそれぞれ、リセツトクロツク列RTが加わり、
かつ第４及び第５の遅延フリツプフロツプＦ４，
Ｆ５のリセツト命令入力側にはそれぞれ、論理１
に相応する電位が加わるようになつており、即ち
それは、非作動状態に切換えられている。

第４の遅延フリツプフロツプＦ４の出力側Ｑ
は、第６のフリツプフロツプＦ６のセツト命令入
力側Ｓに接続されており、かつ第５の遅延フリツ
プフロツプＦ５の出力側は、第６のフリツプフロ
ツプＦ６のリセツト命令入力側Ｒに接続されてい
る。第４の遅延フリツプフロツプＦ４の反転出力
側は、一方で第２遅延フリツプフロツプＦ２の
リセツト命令入力側Ｒに接続されておりかつ他方
でORゲートORを介して第１計数器Ｚ１のリセ
ツト命令入力側Ｒに接続されている。第５の遅延
フリツプフロツプＦ５の反転出力側は、第２遅
延フリツプフロツプＦ２のセツト命令入力側Ｓ
と、第3ANDゲートAG３の一方の入力側と、そ
れからORゲートORを介して第１計数器Ｚ１の
リセツト入力側Ｒに接続されている。第３の
ANDゲートAG３の他方の入力側は、第１遅延
フリツプフロツプＦ１の反転出力側に接続され
ている。このANDゲートの出力側からは、スタ
ツフ信号SSが送出される。第６の遅延フリツプ
フロツプＦ６の出力側からは、切換電位UPが送
出される。

第１ないし第３の遅延フリツプフロツプＦ１な
いしＦ３、並びに第１計数器Ｚ１は、CMOSモ
ジユールによつて実現されており、即ちそれらリ
セツトないしセツト命令入力側Ｒ，Ｓは論理１に
よつて作動制御される。第４ないし第６の遅延フ
リツプフロツプＦ４ないしＦ６は、TTL−モジ
ユールによつて実現されており、即ちそれらのリ
セツトないしセツト命令入力側Ｒ，Ｓは、論理０
によつて作動制御れる。

第３図には、付加データZDに含まれている位
相語PWの位相ビツトPB１ないしPB４と、評価
段BWの出力側Ａにおける信号と、第１の排他的
ORゲートＸ０１の詳しく図示されていない出力
側における信号との間の関係を示す図である。評
価段BWは、第４の位相ビツトに関する多数決
MPB４の判定を行つて、従つてその出力側Ａに、
その入力側に加わる第４の位相ビツトPB４の多
数が有する電位を送出する。位相語PW＝０ない
しPW＝７において、それは論理０であり、位相
語PW＝８ないしPW＝15において、それは論理
１である。第１排他的ORゲートＸ０１におい
て、第３の位相ビツトPB３と第４の位相ビツト
PB４の多数決判定されたビツトとの間にモジユ
ロ２加算が実施される。これにより、位相語PW
＝12ないしPW＝３に対して論理０が生じ、かつ
位相語PW＝４ないしPW＝11に対して論理１が
生じ、その際位相語PWは２つの最大値PW＝０
とPW＝15との間を増加ないし減少方向に循環す
る。括弧内に示した。位相語PW＝４ないしPW
＝11における第１ないし第３位相ビツトPB１な
いしPB３の値については、後に詳述する。

第４図には、第２図に図示のコマンド評価段
KASの２，３の出力側において取出し可能な、
位相語PWの値に依存した論理状態が図示されて
いる。詳しくは、列１には位相語が、列２には評
価段BWの出力側Ａにおいて取出し可能な、第４
の位相ビツトの多数決判定結果MPB４が、列３
には第１の遅延フリツプフロツプＦ１の出力側Ｑ
において取し可能な電位が図示されている。この
電位は、第３の位相ビツトPB３と、第４の位相
ビツトの多数決判定結果MPB４とのモジユロ２
加算の結果に相応する。更に、列６には第２計数
器Ｚ２の第１ないし第３出力側Ｑ１ないしＱ３に
おける電位が、列７には第３の遅延フリツプフロ
ツプＦ３の出力側Ｑにおける電位が、又列１４に
は同期信号SSが図示されている。

以下の説明において、位相語PWが値０，１な
いし15を循環的にとる、即ち値15から値０へジヤ
ンプするものと、仮定する。このために、以下の
電位が送出されたものとしている。即ち列４には
第２の遅延フリツプフロツプＦ２の出力側におけ
る電位が、列８には第４の遅延フリツプフロツプ
Ｆ４の出力側Ｑにおける電位が、列１０には第５
の遅延フリツプフロツプＦ５の出力側Ｑにおける
電位が、又列１２には第６の遅延フリツプフロツ
プＦ６の出力側Ｑにおける電位が図示されてい
る。第６の遅延フリツプフロツプの出力側Ｑから
切換電位UPが送出される。

次の場合、位相語PWが値15，14ないし０を循
環的にとるものと、即ち値０から値15にジヤンプ
するものと、仮定している。このために、次の電
位が図示されている。即ち列５には第２遅延フリ
ツプフロツプＦ２の出力側Ｑにおける電位が、列
９には第４の遅延フリツプフロツプＦ４の出力側
Ｑにおける電位が、列１１には第５の遅延フリツ
プフロツプＦ５の出力側Ｑにおける電位が、又列
１３には、切換電位UPを送出する、第６の遅延
フリツプフロツプＦ６の出力側Ｑにおける電位が
図示されている。

それぞれの列に図示の上向きないし下向きの矢
印は、位相語PWの値０から値15へのジヤンプ、
ないしその逆を表わしている。この場合下向きの
矢印は、位相語PWの値15から値０へのジヤンプ
に関連付けられており、上向きの矢印は位相語
PWの、値０から値15へのジヤンプを表わしてい
る。第２図に図示のコマンド評価段KASによつ
て、位相語PWの、値７から値８への移行、ない
しその逆も評価することができるが、その点につ
いては後で一層詳しく説明する。

第５図には、直列付加データ信号ZDの一部が
図示されている。即ちこの付加データ信号ZDに
おいて、データビツトDB、第４の位相ビツトPB
４が３度、同期ビツトSB、第３ないし第１の位
相ビツトPB３ないしPB１が順次伝送される。そ
れから再び、データビツトDBから始まつて同じ
サイクルが繰返される。例えば128kHzのパルス
繰返し周波数を有する第１のクロツク列Ｔ１は、
例えばそれぞれのビツトの中央に上昇側縁を有す
る。従つて例えば16kHzのパルス繰返し周波数を
有する第２のクロツク列Ｔ２は、それぞれのデー
タビツトの中央に上昇する側縁を有し、かつ同期
ビツトSBの中央に下降する側縁を有する。同様
に、16kHzのパルス繰返し周波数を有するリセツ
トクロツク列RTは例えば、第２クロツク列Ｔ２
の上昇する側縁の後その都度、短い負のパルスを
有する。例えば32kHzのパルス繰返し周波数を有
する第３のクロツク列Ｔ３は、データビツトDB
の持続時間及び同期ビツトSBの持続時間の期間
中には論理０に相応する電位をとり、その他の期
間には論理１に相応する電位をとる。

第６図には、一番上の行にデマルチプレクサ
DMから送出される補助クロツクHTが図示され
ている。16の種々の値をとる位相語において、補
助クロツク列HTのパルス繰返し周波数の値は、
同期されたデータ信号SDの値の16倍である。

次の行には、プログラミング可能な分周段PS
から送出される、加わる位相語PWの値に依存す
る別の補助クロツク列HTHが図示されている。
この場合、別の補助クロツク列HTHのパルス繰
返し周波数は公称上、同期データ信号SDのデー
タビツトの値に相応する。第６図に図示されてい
るように、別の補助クロツク列HTHの上昇する
側縁は、位相語PWの値が一段階増加するとき、
その都度補助クロツク列HTのパルス持続時間だ
け右方向にシフトしていく。

以下に、第２図に図示のコマンド評価段KAS
の動作について第３図ないし第５図を用いて説明
する。

クロツク発生器TGにおいて、第１クロツク列
Ｔ１から、第５図に図示のパルス形状を有する第
２及び第３のクロツク列Ｔ２，Ｔ３並びにリセツ
トクロツク列RTが発生される。

第１クロツク列Ｔ１によつて、付加データZD
がシフトレジスタSRのビツト場所に書込まれる。
第２クロツク列Ｔ２の上昇する側縁によつて、シ
フトレジスタSRにある位相語PW、即ち位相ビ
ツトPB１ないしPB４が評価される。評価段BW
はその出力側Ａから、その入力側に加わる第４の
位相ビツトPB４の多数がとつている電位を送出
出する。従つて、評価段BWからは、加わる３つ
の第４の位相ビツトPB４のうち少なくとも２つ
が論理１ないし論理０をとつているとき、論理１
ないし論理０が送出される。第３図に図示のよう
に、評価段BWの出力側Ａにおける第４の位相ビ
ツトの多数決判定MPB４は、位相語PW＝０な
いしPW＝７の期間中は論理０であり、位相語
PW＝８ないしPW＝15の期間中は論理１である。
このための前提条件は、第４の位相ビツトPB４
のうち最高でも１つにしか誤りがないことであ
る。

第１の排他的ORゲートＸ０１において、第３
の位相ビツトPB３と第４の位相ビツトの多数決
判定結果MPS４との間でのモジユロ２加算が行
なわれる。第３図に図示のように、その結果は、
位相語PW＝４ないしPW＝11の間は論理１であ
り、位相語PW＝12ないしPW＝３の間は論理０
である。

第２のクロツク列Ｔ２の上昇側縁によつて、第
１の排他的ORゲートＸ０１の出力信号、即ち第
３の位相ビツトPB３と第４の位相ビツトの多数
決判定結果MPB４とのモジユロ２加算結果が、
第１の遅延フリツプフロツプＦ１に転送される。
第２のクロツク列Ｔ２の上昇側縁によつてその都
度、アツプダウンカウンタによつて実現されてい
る第１計数器Ｚ１がその計数状態を値１づつ変化
する。例えば、計数方向入力側ZEに論理１が加
わるとき、計数器状態は値１だけ高められ、計数
方向入力側ZEに論理０が加わるとき、値１だけ
減少する。計数器状態がその極値、例えばアツプ
方向計数においては＋５、又ダウン方向計数にお
いては−５に達したとき、第１計数器Ｚ１のトラ
ンスフア出力側TCから、正の側縁が送出される。
トランスフア出力側TCにおけるこの側縁によつ
て、第２遅延フリツプフロツプＦ２がトリガされ
かつ第４位相ビツトの多数決判定結果MPB４の
論理状態が第２遅延フリツプフロツプＦ２に転送
される。従つてそこで、第２遅延フリツプフロツ
プＦ２は、第４の位相ビツトの多数決判定結果
MPB４が５回同じ論理状態をとつたとき、又は
第４の位相ビツトPB４の１つ以上がその都度誤
つている、即ち第４の位相ビツトの多数決判定結
果MPB４が誤つている場合相応の回数だけ同じ
論理状態をとつたとき、第４の位相ビツトの多数
決判定結果MPB４の論理状態を保持する。

第４の位相ビツトの多数決判定結果MPB４の
論理状態は、第２クロツク列Ｔ２の次の上昇側縁
によつて第６の遅延フリツプフロツプＦ６に送さ
れ、かつその出力側Ｑから切換電位UPとして送
出される。この場合例えば、論理１は通常のデー
タ信号に相応し、かつ論理０はフオーマツト変換
器FWにおける遅延されたデータ信号に相応す
る。

第４の位相ビツトの多数決判定結果MPB４の
論理状態がこのようにして、第２図に図示のモジ
ユールの下半分によつて、所謂コマンド、即ち位
相語PWの、値０及び15ないし値７及び８の間で
の移行が検出されるまで、切換電位UPの論理状
態を決める。コマンドが検出されると、切換電位
UPは第６の遅延フリツプフロツプＦ６のセツト
ないしリセツト命令入力側Ｓ，Ｒを介して決めら
れる。

従つて、フオーマツト変換器FWにおいて、位
相語PWが値15から値０に移行する際、即ちプレ
シオクロナスなデータ信号PDのビツトレートが
同期データ信号SDのビツトレートより高いか、
若しくは値８から値７への移行の際、即ちプレシ
オクロナスなデータ信号PDのビツトレートが同
期データ信号SDのビツトレートより低い場合に
は、通常のデータ信号から遅延されたデータ信号
への切換が行われる。

このことは丁度逆に、フオーマツト変換器FW
において、位相語PWが値０から値15に移行した
際、即ちプレシオクロナスなデータ信号PDのビ
ツトレートが同期データ信号SDのビツトレート
より低いか、若しくは値７から値８への移行の
際、即ちプレシオクロナスなデータ信号PDのビ
ツトレートが同期データ信号SDのビツトレート
り高い場合に、遅延されたデータ信号から通常の
データ信号への切換が行なわれる。

付加的に、後でもつて詳しく説明するが、位相
語PWが値15から値０に移行する際、スタツフ信
号SS、即ち例えば正のパルスが送出される。こ
れにより、付加データ信号ZDにおいて伝送され
るデータ信号DBが同期データ信号SDに挿入（ス
タツフイング）されることになる。

フオーマツト変換器FWにおける遅延されたデ
ータ信号から通常のデータ信号への切換によつ
て、位相語の値０から値15への移行の際に、１ビ
ツト、所謂消去ビツトが、同期データ信号SDか
ら取出されるか、言い換えると同期データ信号に
おいて消去される。

次に、第２図の下半分に図示の、“コマンド”
評価モジユールについて説明する。

第２計数器Ｚ２及び後置接続されている構成群
は、値０及び値15の間の移行及び値７及び値８の
間の移行の評価のために用いられる。これらの移
行は特に確実に、検出されなければならない。と
いうのは、データビツトDBが挿入されていない
又は誤つて挿入れた場合、若しくは所謂消去ビツ
トが同期データ信号SDから取出されなかつた場
合には、プレシオクロナスなデータ信号PDの連
続的なエラーが比較的長くなるからである。

第２の排他的ORゲートＸ０２は、第２の計数
器Ｚ２が、位相語の、値０及び値15の間の移行
も、位相語の、値７及び値８の間の移行も検出す
ることができるようにするために、使用される。
第２の排他的ORゲートＸ０２を介して、値12な
いし値３の間の位相語PWはそのままの状態で転
送される（第３図参照）。値４ないし値11の間の
位相語PWではそれぞれ、第１ないし第３の位相
ビツトPB１ないしPB３は第２排他的ORゲート
Ｘ０２を介してその極性が反転される（第３図に
括弧内で示した値が参考になる）。このことは、
次のようにして行なわれる。

値12ないし３を有する位相語PWの間は、第４
のANDゲートAG４には第１の遅延フリツプフ
ロツプＦ１の出力側Ｑから論理０が加わり、その
結果第４のANDゲートAG４の出力側も論理０
である。この論理０は第２の排他的ORゲートＸ
０２にも加わるので、付加データZDに含まれて
いる位相語PWはそのまま第１のANDゲートAG
１に転送される。位相語PWの値４ないし値11の
間は、第４のANDゲートAG４には第１の遅延
フリツプフロツプＦ１の出力側Ｑから論理１が加
わる。第４のANDゲートAG４の別の入力側に
は、第２クロツク列Ｔ２が加わるので、第２のク
ロツク列Ｔ２の間、論理１をとり、第４のAND
ゲートAG４の出力側からこの論１が第２の排他
的ORゲートＸ０２に送出される。即ち、位相語
PWの値４ないし値11の間には、極性が変換され
た第１ないし第３の位相ビツトPB１ないしPB３
が、第１のANDゲートAG１に送出される。

第１のANDゲートAG１において、第２排他
的ORゲートＸ０２から送出される位相語PWと、
第１クロツク列Ｔ１との間で、論理AND結合が
実施される。それ故に、第２の排他的ORゲート
Ｘ０２から送出される位相語PWのビツトが論理
０であるとき、第１のANDゲートAG１の出力
側から第２の計数器Ｚ２のクロツク入力側に論理
０が送出される。第２の排他的ORゲートＸ０２
から送出される位相語PWの所属のビツトが論理
１であるか、若しくは論理１を含んでいるとき、
第1ANDゲートASG１からパルスが送出される。

第２の計数器Ｚ２の計数命令入力側ZBに加わ
る第３クロツクビツトＴ３により、付加データ信
号ZDにおけるデータビツト及び同期ビツトSBが
第２計数器Ｚ２の計数状態には何等の影響も及ぼ
さないように働く。第２計数器Ｚ２のリセツト命
令入力側Ｒにおけるリセツトクロツク列RSを介
して、この計数器は位相語PWの評価後その都
度、例えば０にセツトされる。

第２計数器Ｚ２の出力側Ｑ１ないしＱ３にて取
出し可能な、種々の計数状態は、その都度評価さ
れた位相語PWに依存して、第４図の列６に図示
されている。この場合、位相語PWにおける位相
ビツトPB１ないしPB４のいずれも誤つていない
ものと、仮定している。位相語PWのいずれの値
においても、第２の計数器Ｚ２の第１及び第２の
出力側Ｑ１，Ｑ２から同時に論理１が第２の
ANDゲートAG２に送出されることはないので、
第３の遅延フリツプフロツプＦ３のリセツト命令
入力側Ｒには常時、論理０が加わる。これによ
り、第３の遅延フリツプフロツプＦ３の出力側Ｑ
に生じる電位および反転出力側における電位
は、第２の計数器Ｚ２の第３出力側Ｑ３から第３
の遅延フリツプフロツプＦ３の入力側Ｄに加わる
電位によつて決められる。

第１のNANDゲートNAG１において、時点tn
における第２遅延フリツプフロツプＦ２の反転出
力側における電位と、時点tn＋１における第２
計数器Ｚ２の第３出力側Ｑ３における電位と、時
点tnにおける第３の遅延フリツプフロツプＦ３の
反転出力側における電位との間で論理AND結
合が実施される。反転された論理結合結果は、第
４の遅延フリツプフロツプＦ４の入力側Ｄに加わ
り、かつ時点tn＋１でのその出力電位を決定す
る。

この場合、時点tnないしtn＋１は、位相語PW
＝ｎないしPW＝ｎ＋１のそれぞれの評価に関す
る。ゲート通過時間に基づいて、時点tn＋１にお
ける第２クロツク列ｔ２の上昇側縁において第３
遅延フリツプフロツプＦ３の出力側Ｑないし反転
出力側において、位相語PW＝ｎによつて決め
られる論理状態が取出し可能である。同時に、こ
の時点tn＋１において第３遅延フリツプフロツプ
Ｆ３の入力側Ｄに、位相語PW＝ｎ＋１の評価に
よつて決められる論理状態が加わる。この論理状
態は、時点tn＋１＋dtにおいて現れ、そのdtは、
フリツプフロツプの出力側Ｑにおける、フリツプ
フロツプのゲート通過時間である。

第２のNANDゲートNAG２において、時点tn
における遅延フリツプフロツプＦ２の出力側Ｑに
おける電位と、時点tn＋１における第２計数器Ｚ
２の第３出力側Ｑ３における反転された電位と、
時点tnにおける第３遅延フリツプフロツプＦ３の
出力側Ｑにおける電位とのAND結合が実施され
る。反転された結合結果は、第５の遅延フリツプ
フロツプＦ５の入力側Ｄに加わり、かつ時点tn＋
１におけるその出力電位を決める。

これら両方の論理結合は、第４図において式と
して図示されている。この場合、第４の遅延フリ
ツプフロツプＦ４が位相語PWの、値０から値15
へのジヤンプ、及び値７から値８へのジヤンプを
評価する。第５の遅延フリツプフロツプＦ５が、
位相語PWの、値15から値０へのジヤンプ及び値
８から値７へのジヤンプを評価する。この過程に
ついて、以下もつと詳しく説明する。

第４図、列７において図示されているように、
第３の遅延フリツプフロツプＦ３の出力側Ｑは位
相語PW＝０ないしPW＝７の期間中は論理０を
送出しかつ位相語PW＝８ないしPW＝15の期間
中は論理１を送出する。このことは、位相語PW
が増加する順序で連続通過するか又は減少する順
序で連続通過するかに無関係である。

第４図には、第２図に図示のコマンド評価段
KASの、理解のために重要な接続端子における
論理状態が図示されている。値０及び値15若しく
は値７及び値８の間の位相語PWの移行に対し
て、移行、即ちコマンドの検出のために重要な論
理状態がそれぞれ、円で示されておりかつ多角形
の折れ線によつて相互に結ばれている。

以下、位相語PWの、値０及び値15若しくは値
７及び値８の間の移行について詳細に説明する。
これらの移行並びに位相語PWの別の値における
コマンド評価段KASの特性は、第４図から解る。
第４図の２，３の列には、括弧内の論理状態値の
他に、対応する遅延フリツプフロツプを接続した
接続端子−入力側Ｄ、セツトないしリセツト命令
入力側Ｒ，Ｓ−が示されている。

次に、位相語PWの経過が値０ないし１５を増
加する順序でたどる、即ちプレシオクロナスなデ
ータ信号PDのビツトレートが同期データ信号SD
のビツトレートより大きい第１の場合を仮定して
説明する。この場合については、第４図におい
て、列１ないし３，６及び７の他に、列４，８，
１０，１２及び１４、即ち下向きの矢印が付され
ている列が重要である。この矢印は、位相語PW
の、値15から値０へのジヤンプに関連する。

既述のように、位相語PWの、値15から値０へ
の移行は第５の遅延フリツプフロツプＦ５におい
て評価される。この移行の際、ｎ＝15、即ちｎ＋
１＝０を有する時点tn＋１においてまず、第２の
NANDゲートNAG２に３つの論理１（第２計数
器Ｚ２の第３出力側Ｑ３からの論理１が反転され
る）が加わる。第２クロツク列Ｔ２の次の上昇す
る側縁によつて、第５の遅延フリツプフロツプＦ
５の出力側Ｑは論理０にセツトされ、反転出力側
Ｑは論理１にセツトされる。これにより、第６の
遅延フリツプフロツプＦ６の出力側Ｑはそのリセ
ツト命令入力側Ｒを介して、即ち切換電位UPは
論理０にセツトされる（即ち第１図に図示のフオ
ーマツト変換器FWにおいて、遅延されたデータ
信号に切換られる。）同時に、第２の遅延フリツ
プフロツプＦ２の出力側Ｑはそのセツト命令入力
側Ｓを介して論理１にセツトされる。更に同時
に、第１の遅延フリツプフロツプＦ１の反転出力
側からの論理１及び第５の遅延フリツプフロツ
プＦ５の反転出力側からの論理１が加わる第
3ANDゲートAG３を介して、スタツフ信号SSと
して正のパルス発生される。正のパルスは第５の
遅延フリツプフロツプＦ５の反転出力側のセツ
トによつて論理０になる。その理由は、第２のク
ロツク列Ｔ２の上昇側縁の直後に、リセツトクロ
ツク列RTの負のパルスが第５の遅延フリツプフ
ロツプ５のセツト命令入力側Ｓに加わるからであ
る。

最後に、第１に計数器Ｚ１の計数状態も０にセ
ツトされる。

先に既に説明したように、位相語PW＝０から
始まつて、第４位相ビツトの多数決判定結果
MPB４＝０に基づいて、第１計数器Ｚ１の計数
状態は連続的に一段づつ小さくなつていく。第１
計数器Ｚ１の極大の計数状態−５において、その
伝送出力側TCから上昇する側縁が送出され、そ
の結果位相語PW＝５において第２遅延フリツプ
フロツプＦ２の出力側Ｑの論理０が現れる。

既述のように、位相語PWの、値７から値８へ
の移行は第４の遅延フリツプフロツプＦ４におい
て評価される。この移行の際、ｎ＝７、即ちｎ＋
１＝８を有する時点tn＋１においてまず、第
1NANDゲートNAG１に３つの論理１（第２及び
第３遅延フリツプフロツプＦ２，Ｆ３の反転出力
側が接続されている）が加わる。第２クロツク列
Ｔ２の次の上昇側縁によつて、第４の遅延フリツ
プフロツプＦ４の出力側Ｑが論理０にセツトされ
反転出力側が論理１にセツトされる。これによ
り、第６遅延フリツプフロツプＦ６の出力側Ｑ
は、そのセツト命令入力側Ｓを介して切換電位
UPは論理１にセツトされる（即ち、第１図に示
すように、フオーマツト変換器FWにおいて通常
のデータ信号に切換られる）。同時に、第２遅延
フリツプフロツプＦ２の出力側Ｑはそのセツト命
令入力側Ｒを介して論理０にセツトされる。最終
的に、第１計数器Ｚ１の計数状態も０にセツトさ
れる。

既述のように、位相語PW＝８に始まつて、第
４の位相ビツトの多数決判定結果MPB４＝１に
基づいて、第１計数器Ｚ１の計数状態は連続的に
一段階高められる。第１計数器Ｚ１の極大計数状
態＋５において、その伝送出力側TCから上昇側
縁が送出され、その結果位相語PW＝13において
第２遅延フリツプフロツプＦ２の出力側Ｑに論理
１が現れる。

次に、位相語PWが減少する順序で値15ないし
０を連続的にたどつていく、即ちプレシオクロナ
スなデータ信号PDのビツトレートが同期データ
信号SDのビツトレートより低い第２の例を仮定
して、説明する。この場合、第４図には、列１な
いし３，６及び７の他に、列５，９，１１及び１
３、即ち上向きの矢印が示されている列が重要で
ある。この矢印は、位相語PWの、値０から値15
へのジヤンプに関連している。

既述のように、位相語の、値０から値15への移
行は、第４遅延フリツプフロツプＦ４において評
価される。この移行の際、ｎ＝０、即ちｎ＋１＝
15を有する時点tn＋１においてまず、第１の
NANDゲートNAG１に３つの論理１（第２及び
第３遅延フリツプフロツプＦ２，Ｆ３の反転出力
側が係わつている）が加わる。第２クロツク列
Ｔ２の次の上昇側縁によつて、第４の遅延フリツ
プフロツプＦ４の出力側Ｑないし反転出力側が
論理０ないし論理１にセツトされる。これによ
り、第６遅延フリツプフロツプＦ６の出力側Ｑは
そのセツト命令入力側、即ち換電位UPを介して
論理１にセツトされる（即ち第１図に示すフオー
マツト変換器FWにおいて通常のデータ信号に切
換される）。

同時に、第２遅延フリツプフロツプＦ２の出力
側Ｑは、そのリセツト命令入力側Ｒを介して論理
０にセツトされる。最後に、第１計数器Ｚ１の計
数状態も０にセツトされる。

既述のように、位相語PW＝15から始まつて、
第４の位相語の多数決判定結果MPB４＝１に基
づいて第１計数器Ｚ１の計数状態が連続的に一段
階高められる。第１計数器Ｚ１の極大計数器状態
＋５において、その伝送出力側TCから上昇側縁
が送出され、その結果位相語PW＝10において第
２遅延フリツプフロツプＦ２の出力側Ｑに論理１
が現れる。

既述のように、位相語PWの、値８から値７へ
の移行は、第５遅延フリツプフロツプＦ５におい
て評価される。この移行の際、ｎ＝８、即ちｎ＋
１＝７を有する時点tn＋１においてまず、第
2NANDゲートNAG２に３つの論理１（第２計数
器Ｚ２の第３出力側Ｑ３からの論理１が反転され
る）が加わる。第クロツク列Ｔ２の次の上昇側縁
によつて、第５の遅延フリツプフロツプＦ５の出
力側Ｑないし反転出力側が論理１にセツトされ
る。これにより、第６の遅延フリツプフロツプＦ
６の出力側Ｑがそのリセツト命令入力側Ｒ、即ち
切換電位UPを介して論理０にセツトされる（即
ち第１図に示すフオーマツト変換器FWにおい
て、遅延されたデータ信号に切換られる）。同時
に、第２遅延フリツプフロツプＦ２の出力側がそ
のセツト命令入力側Ｓを介して論理１にセツトさ
れる。最後に、第１計数器Ｚ１の計数状態も０に
セツトされる。

既述のように、位相語PW＝７から始まつて、
第４位相ビツトの多数決判定結果MPB４＝０に
基じいて第１計数器Ｚ１の計数状態が連続的に一
段階低減され。第１計数器Ｚ１の極大計数状態−
５において、その伝送出力側TCから上昇する側
縁が送出され、その結果位相語PW＝２において
第２遅延フリツプフロツプＦ２の出力側に論理０
現れる。

同じく既に説明したように、コマンド評価段
KASにおいてコマンドが評価されない場合、即
ち位相語PWが値０及び１５ないし値７及び８の
間の移行を行わない場合、第６の遅延フリツプフ
ロツプＦ６の出力側Ｑにおける切換電位UPはそ
の入力側Ｄに加わる。第４の位相ビツトの多数決
判定結果MPB４によつて決められる。これらの
場合については、第４図の列１３に、相応の論理
状態の後に括弧内にＤが示されている。

次に、第２図に図示のコマンド評価段KASの
動作について簡単に要約して説明する。

コマンド評価段KASは、切換電位UPを送出
し、これによつてフオーマツト変換器FW（第１
図参照）において通常のデータ信号と遅延された
データ信号との間の切換が制御される。切換は、
位相語PWの値０及び値15並びに値７及び値８の
値で行なわれる。

第２の排他的ORゲートＸ０２の使用によつて
両方の移行に対して所謂マルチプレツクス作動に
おいて同じ評価回路を使用することができる。相
応の動作領域において３つの最下位ビツト（第１
ないし第３の位相ビツトPB１ないしPB３）が極
性反転される。

位相語の変化が発生しない、即ちプレシオクロ
ナスなデータ信号PD及び同期データ信号SDのビ
ツトレートが相互に同じである作動状態におい
て、付加的に切換に対して、最上位の、多重伝送
される（第４の）位相ビツトPB４の多数決判定
結果が評価される。

移行ないしコマンドの検出は更に、別の手段に
よつて安全策をとられている。各コマンドの前
に、多数決に関する平均値、即ち第４の位相ビツ
トの多数決判定結果MPB４は、所定の状態、例
えば位相語PWの、値15から値０への移行の際
に、論理１をとつていなければならない（第４図
の列４を参照されたい）。

更に、コマンドの前に、位相語PWの、反対方
向の移行が検出されていなければならない（第４
図の列７参照）。このように、コマンドは、すべ
ての条件が満たされているときのみ、評価され
る。

誤つた命令は、このようにして極めて確実に回
避される。すべての条件が満たされているにも拘
わらず、移行ないしコマンドが検出されない場合
には、第４の位相ビツトの多数決判定結果MPB
４の極性の変化（第４図の列２参照）が、通常デ
ータ信号及び遅延されたデータ信号の間での切換
に対して使用される。

フオーマツト変換器FWにおいて同期データ信
号SDへデータビツトDBを挿入する命令は、この
場合抑圧され、その結果同期データ信号SDの１
ビツトは２回プレシオクロナスなデータ信号PD
にはいつている。

ところで、第２図に図示のコマンド評価段
KASのエラー防止手段は次の通りに構成されて
いる。

評価段BWにおいて実施される、第４の位相ビ
ツトの多数決判定結果MPB４は、第４の位相ビ
ツトPB４のいずれのエラーに対しても不感であ
る。第１計数器Ｚ１における第４位相ビツトの多
数決判定結果MPB４の、所謂“積分”によつて、
コマンド評価は、位相語PWにおける第４の位相
ビツトPB４に複数個エラーがあつてもそれには
不感である。

コマンドの評価の際、位相語PWの３つのビツ
トまでにエラーがあつても構わない、エラービツ
トが４つあつて初めて、例えば位相語PW＝15に
おいて第２計数器の第３出力側Ｑ３は論理１に代
わつて論理０を送出する。

次に、第１図に図示のクロツク再生段TRSに
ついて第６図も参照して説明する。

直列−並列変換器SPWにおいて、位相語PWの
第１ないし第４の位相ビツトPB１ないしPB４が
並列形態にされて、プログラミング可能な分周段
PSに供給される。第６図において既に説明した
ように、デマルチプレクサDMから送出された補
助クロツク列HTがプログラミング可能な分周段
PSにおいて例えば値16だけ分周され、その際プ
ログラミング可能な分周段PSから送出される引
続く補助クロツク列HTHの上昇する側縁が、位
相語PWの値に依存して時間的にシフトされる。

クロツク再生段TRSの別の構成段は、プレシ
オクロナスなクロツク列PTの比較的大きな位相
ジヤンプを回避するために、用いられる。位相語
PWの殊に比較的上位の位相ビツトPB１ないし
PB４にエラーがあつた場合、プレシオクロナス
なクロツク列PTのクロツク側縁の位相位置の比
較的大きなジヤンプ変化が発生する。このこと
は、クロツク挿入−消去段TEAを介して妨げら
れる。このクロツク挿入−消去段TEAにおいて
例えば、補助クロツク列HTの２つのパルス内で
１つのパルスのみが挿入ないし消去される。この
クロツク挿入−消去段TEAは、別の補助クロツ
ク列の位相位置を、分周係数16によつて分周され
た補助クロツク列HTの位相位置と比較する位相
コンパレータPKによつて制御される。位相コン
バータPKがこれら両方の信号の間に位相差を検
出したとき、挿入信号ESないし消去信号ASを介
してクロツク挿入−消去段TEAにおいて補助ク
ロツク列HTHにパルスが挿入されるかないしそ
こからパルスが消去される。これにより、プレシ
オクロナスなクロツク列PTのジツタが非常に僅
かになることが保証される。

【図面の簡単な説明】

第１図は本発明の方法を実施するためのデマル
チプレクサ段のブロツク回路図であり、第２図は
デマルチプレクサ段において使用のコマンド評価
段のブロツク回路図であり、第３図及び第４図は
第２図に図示のコマンド評価段について説明する
ための２進状態を示す図であり、第５図は付加デ
ータ信号の構成及び種々のクロツク列の形態を示
す図であり、第６図はデマルチプレクサ段に含ま
れているクロツク再生段の動作を説明するための
種々のクロツク列を示す図である。 DX……デマルチプレクサ段、DM……デマル
チプレクサ、FW……フオーマツト変換器、KAS
……コマンド評価段、TRS……クロツク再生段、
SR……シフトレジスタ、BW……評価段、Ｚ１，
Ｚ２……計数器、Ｆ１〜Ｆ６……フリツプフロツ
プ、SG……和信号、SD……同期データ信号、
PD……プレシオクロナスなデータ信号、ZD……
付加データ信号、PT……プレシオクロナスなク
ロツク列、PW……位相語、PB１〜PB４……位
相ビツト、DB……データビツト、SS……スタツ
フ信号、UP……切換電位。

Claims

【特許請求の範囲】１デマルチプレクサDMにおいて、送信側のデ
ジタル信号伝送装置において所謂パルススタツフ
イングを使用して発生された受信和信号SGを、
同期データ信号SDと付加データ信号ZDとに分離
し、かつフオーマツト変換器FWにおいて、前記
付加データ信号ZDにおいて伝送されるスタツフ
情報に基づいて、前記付加データ信号ZDにおい
て同様伝送されるデータビツトDBを前記同期デ
ータ信号SDに挿入するか又は該同期データ信号
SDからビツトを消去し、かつクロツク再生段
TRSにおいて、プレシオクロナスなクロツク列
PTを形成し、該プレシオクロナスなクロツク列
を用いてプレシオクロナスなデータ信号PDを前
記フオーマツト変換器FWから読出す、デジタル
信号伝送装置のデマルチプレクサ段DXにおいて
プレシオクロナスなデータ信号PDを再生する方
法において、スタツフ情報を、前記和信号SGと
前記プレシオクロナスなデータ信号PDとの間の
瞬時の位相関係をデジタル形において含んでいる
位相語PWからのみ形成し、かつコマンド評価段
KASにおいて位相語PWを評価し、その際該コマ
ンド評価段KASは、位相語PWの極値を上回つた
際に、制御信号を前記フオーマツト変換器FWに
送出し、該制御信号によつてビツトを、前記同期
データ信号SDに挿入するか又は該同期データ信
号SDから消去することを特徴とするプレシオク
ロナスなデータ信号の再生方法。２位相語PWの最上位のビツトを多重に伝送す
る特許請求の範囲第１項記載のプレシオクロナス
なデータ信号の再生方法。３コマンド評価段KASにおいて、位相語PWの
最上位のビツトの多数決判定結果に相応する電位
を送出する評価段BWを設け、かつ該電位を、ビ
ツトの、同期データ信号SDへの挿入又は同期デ
ータ信号SDからの消去のために使用される制御
信号の切換電位UPとする特許請求の範囲第２項
記載のプレシオクロナスなデータ信号の再生方
法。４フオーマツト変換器FWにおいて同期データ
信号SDから、通常のデータ信号及び１／２ビツ
ト分だけ遅延されたデータ信号を発生し、その際
ビツトの、同期データ信号SDへの挿入又は同期
データ信号SDからの消去を、位相語PWの極値
の際の前記両データ信号間の切換によつて行なう
ようにし、その際切換電位UPの論理状態がその
都度前記通常のデータ信号又は遅延されたデータ
信号に相応する特許請求の範囲第３項記載のプレ
シオクロナスなデータ信号の再生方法。５評価段BWの出力電位を、複数の位相語PW
にわたつて積分し、かつ前以て決められた値に達
した際、第１の判断基準が満たされるようにし、
かつ極値の超過と共に位相語PWの平均値の超過
も位相語PWのすべてのビツトに関して評価し、
その際移行の検出の際別の判断基準が満たされる
ようにし、かつ極値ないし平均値の超過の前に、
位相語PWの平均値ないし極値の超過がその都度
検出されたとき、第３の判断基準が満たされるよ
うにし、かつすべて３つの判断基準が満たされた
際に、切換電位UPを、位相語PWの移行に相応
する値に設定する特許請求の範囲第４項記載のプ
レシオクロナスなデータ信号の再生方法。６デマルチプレクサDMにおいて、送信側のデ
ジタル信号伝送装置において所謂パルススタツフ
イングを使用して発生された受信和信号SGを、
同期データ信号SDと付加データ信号ZDとに分離
し、かつフオーマツト変換器FWにおいて、前記
付加データ信号ZDにおいて伝送されるスタツフ
情報に基づいて、前記付加データ信号ZDにおい
て同様伝送されるデータビツトDBを、前記同期
信号SDに挿入するか又は該データ信号SDからビ
ツトを消去し、かつクロツク再生段TRSにおい
て、プレシオクロナスなクロツク列PTを形成し、
該プレシオクロナスなクロツク列を用いてプレシ
オクロナスなデータ信号PDを前記フオーマツト
変換器FWから読出す。デジタル信号伝送装置の
デマルチプレクサ段DXにおいてプレシオクロナ
スなデータ信号PDを再生する方法において、ク
ロツク再生段TRSにおいて、デマルチプレクサ
DMから送出される補助クロツク列HTからプロ
グラミング可能な分周段PSを介して別の補助ク
ロツク列HTHを発生し、その際前記別の補助ク
ロツク列HTH及びプレシオクロナスなクロツク
列PTのパルス繰返し周波数とが相互に等しくか
つ前記補助クロツク列HTのパルス繰返し周波数
が、前記別の補助クロツク列HTHの、重み付け
段階数と乗算されたパルス繰返し数に等しくかつ
その際に重み付け段階数を、位相語PWがとるこ
とができる種々の数によつて決め、かつクロツク
挿入−消去段TEA及び後置接続された分周器TR
を介して補助クロツク列HTからプレシオクロナ
スなクロツク列PTを発生し、かつ位相コンパレ
ータにおいて前記別の補助クロツク列HTHの位
相位置をプレシオクロナスなクロツク列PTと比
較し、かつ前記両値が異なつている際にその都
度、パルス側縁のみを前記クロツク挿入−消去段
TEAによつて挿入ないし消去するとを特徴とす
るプレシオクロナスなデータ信号の再生方法。