JPH0371345A - ソフトウェアデバッグ方法 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明はターゲットプログラムにおけるソフトウェアの
開発支援を可能とするソフトウェアデバッグ方法、特に
高級言語で記述されたソースプログラムの論理記述の区
切り毎のトレース（これを「１行トレース」と称する）
を可能とするソフトウェアデバッグ方法に関する。

〔従来技術〕

マイクロコンピュータ応用機器（以下「ターゲットシス
テムＪと称する）の開発において、ソフトウェアデバッ
グやシステム評価を行うためにエミュレータが用いられ
る。このエミュレータは、ターゲットシステムに含まれ
るマイクロコンピュータ（ターゲットマイクロコンピュ
ータ）と同等のマイクロプロセッサをターゲットシステ
ムとのインタフェース部に備えて成るもので、これによ
れば、ソフトウェアデバッグ対象とされるプログラムを
上記マイクロプロセッサに実行させてターゲットシステ
ムを代行制御させることができる。

このとき、必要に応じてデバッグ対象プログラム（ター
ゲットプログラム）の内容を任意に変更したりして、そ
の制御状態をトレースし、所定のブレークポイントでそ
のトレース結果を確認可能にしながらターゲットシステ
ムのソフトウェアデバッグを支援する。

尚、ソフトウェアの開発支援を可能とするソフトウェア
デバッグ方法、特にエミュレータを利用するソフトウェ
アデバッグ方法について記載された文献の例としては、
１９８７年６月に日経マグロウヒル社より発行された「
日経データプロマイコン（ＭＣ２−３１０−００１〜０
１２）のマイコン開発用システム」がある。

ところで、上記のソフトウェアデバッグにおいては、高
級言語（ＡＬＧＯＬ、ＦＯＲＴＲＡＮ等）で記述された
ソースプログラムの論理記述の区切り毎に制御状態をト
レースし、そのトレース結果を確認したい場合がある。

高級言語は、機械語に翻訳（これを「コンパイル」と称
する）されるが。

高級言語と機械語との言語機能のギャップが大きいため
に、高級言語の論理記述の１行（１命令）が機械語の論
理記述の複数行に対応する場合が多い。このため、従来
は、１行トレースを行う場合。

機械語の１命令実行毎にターゲットプログラムの実行を
停止し、高級言語での行移動が生じたか否かを調にるよ
うにしていた。

〔発明が解決しようとする課題〕

しかしながら、上記のように機械語のｌ命令実行毎にタ
ーゲットプログラムの実行を停止することは、１行トレ
ースのために長時間を費やすことになり、ソフトウェア
デバッグ時間の短縮を図る上で好ましくない。

高級言語で記述されたソースプログラムを機械語にコン
パイルする段階で、ターゲットプログラムにおいて使用
されていない命令コード（不当命令と称する）をソース
プログラムの論理記述の区切りに挿入するようにすれば
、プログラム実行において不当命令がフェッチされるこ
とによって、例外処理が発生され、プログラム実行が停
止されるので、上記の場合よりも上行トレースに要する
時間が短くなる。ところが、ソフトウェアデバッグにお
いてはターゲットプログラムを連続的に実行させたい場
合もあり、かかる場合にも上記不当命令の存在により上
記１行トレースのときと同様に不当命令フェッチ毎に例
外処理が発生されプログラム実行が停止されるため、タ
ーゲットプログラムを連続的に実行させる場合に支障を
来す。

本発明の目的は、１行トレースの高速化が図れ、しかも
ターゲットプログラムの連続的実行を可能とするソフト
ウェアデバッグ方法を提供することにある。

本発明の前記ならびにそのほかの目的と新規な特徴は１
本明細書の記述および添付図面から明らかになるであろ
う。

〔課題を解決するための手段〕

本願において開示されている発明のうち代表的なものの
概要を簡単に説明すれば下記の通りである。

すなわち、高級言語で記述されたソースプログラムをコ
ンパイルするとともに例外処理を発生させるためのトラ
ップ命令を該ソースプログラムの論理記述の区切りに挿
入してターゲットプログラムを生成するステップを設け
、更に、上記１へラップによる例外処理を発生させるか
否かを指示する条件を初期設定するステップ及び上記タ
ーゲットプログラムの実行において上記トラップをフェ
ッチした際に、上記初期設定された条件を参照して、上
記トラップによる例外処理を発生させるか否かを決定す
るステップを設ける。このとき、上記例外処理にはター
ゲットプログラムの実行停止が含まれる。また、上記例
外処理を発生させるか否かを指示する条件の初期設定の
容易化を図るには、上記ターゲットプログラムを実行す
る中央処理装置のステータスレジスタ内にフラグとして
上記条件を初期設定するようにするとよい。

〔作　用〕

上記した手段によれば、ターゲットプログラムの生成段
階でソースプログラムの論理記述の区切りに挿入された
トラップ命令が、当該ターゲットプログラムの実行にお
いてフェッチされた際に一定条件下で例外処理が発生さ
れ、このことが１行トレースの高速化を達成する。そし
て１例外処理を発生させるか否かは上記初期設定された
条件に基づいて決定され、換言すれば、上記トラップ命
令がフェッチされた場合でも、上記初期設定された条件
内容によっては例外処理の発生が阻止されることになり
、このことが、ターゲットプログラムの連続的実行を可
能とするように作用する。

〔実　施　例〕

第３図には、本発明の実施に使用されるマイクロコンピ
ュータ開発用システムが示される。このシステムは、特
に制限されないが、デバッグツールとしてのエミュレー
タ１と、パーソナルコンピュータやワークステーション
などを含むシステム開発装置１９とから成る。

第３図に示されるエミュレータ１は、特に制限されない
が、インタフェースケーブル２の中間に配置したエミュ
レーションボッド３に、図示しないターゲットマイクロ
プロセッサと同等のエミユレーション用マイクロプロセ
ッサ４を備え、そのインタフェースケーブル２の先端部
はターゲラｌ−マイクロプロセッサのソケット５に結合
可能にされている。このエミユレーション用マイクロプ
ロセッサ４は、特に制限されないが、図示しないターゲ
ットマイクロプロセッサの論理を所望に追加変更してエ
ミュレータ本体６と信号をやりとりしながら実機もしく
は試作機としてのターゲットシステムであるターゲット
マシン７を代行制御可能に構成されている。

エミュレータ本体６にはターゲットマシン７とエミユレ
ーション用マイクロプロセッサ４とがやりとりする情報
やエミユレーション用マイクロプロセッサ４の内部状態
に応する情報がインタフェースケーブル２を介してエミ
ュレーションバス１０に与えられ、また、このエミュレ
ーションバス１０を介してエミュレーションのための各
種制御信号や情報がエミユレーション用マイクロプロセ
ッサ４に与えられるようになっている。

エミュレーションバス１０には、ターゲットマシン７に
含まれるべきデータメモリやプログラムメモリを代行す
るためのエミュレーションメモリ１１、エミュレーショ
ンバス１０に与えられるデータやアドレスさらには制御
情報を逐次トレースして蓄えるリアルタイムトレース回
路１３が夫々結合される。上記エミュレーションメモリ
１１、ブレークコントロール回路１２及びリアルタイム
トレース回路１３は、コントロールバス１５及びホスト
インタフェース回路１８を通じてソフトウェア開発装置
１９の制御を受けるようになっている。

更に、上記ソフトウェア開発装置１９は、ソースプログ
ラムの作成や、高級言語で作成されたソースプログラム
を機械語にコンパイルするとともに、例外処理を発生さ
せるためのトラップ（ＴＲＡＰ）命令を該ソースプログ
ラムの論理記述の区切りに挿入してターゲットプログラ
ムを生成する機能をも有する。そして作成されたターゲ
ットプログラムは、ホストインタフェース回路１８及び
コントロールバス１５を介してエミュレーションメモリ
１１に伝達されるようになっている。

次に、第工図及び第２図をも参照しながら本発明の一実
施例であるソフトウェアデバッグ方法について説明する
。

第２図にはソフトウェアデバッグの前処理としてのター
ゲットプログラム生成処理の流れが示される。この処理
はソフトウェア開発装置１９によって行われる。

オペレータによってコンパイルのコマンド入力がなされ
ると（ステップＳ１）、高級言語で作成されたソースプ
ログラムの機械語への翻訳が完了したか否かの判別が行
われる（ステップＳ２）。

この判別において、機械語への翻訳が未だ完了していな
い（Ｎｏ）と判断された場合には、ソースプログラムの
１行（１命令）が機械語に翻訳され（ステップＳ４）、
トラップ（ＴＲＡＰ）命令を指定する旨のデバッグオプ
ションがオペレータによって指定されたか否かの判別が
行われる（ステップＳ５）。この判別においてデバッグ
オプションが指定された（ＹＥＳ）と判断された場合に
は。

翻訳されたプログラム（これをオブジェクトプログラム
と称する）に、例外処理を発生させるためのトラップ（
ＴＲＡＰ）命令が設定され（ステップＳ６）、再び上記
ステップＳ２の判別が行われる。また、上記ステップＳ
５の判別においてデバッグオプションが指定されない（
Ｎｏ）と判断された場合には、ターゲットプログラムに
トラップ（ＴＲＡＰ）命令が設定されることはなく上記
ステップＳ２の判別が行われる。そしてこのステップＳ
２の判別においてソースプログラムの翻訳が完了した（
ＹＥＳ）と判断された場合には当該ソースプログラムの
コンパイル処理が終了されるが（ステップＳ３）、そう
でない限り、上記ステップ８４〜Ｓ６の処理が繰返され
、デバッグオプションの指定がある場合には、ソースプ
ログラムの１行が機械語に翻訳される毎に１例外処理を
発生させるためのトラップ（ＴＲＡＰ）命令が設定され
る。このようにソースプログラムが行単位で機械語に翻
訳され、且つこの行単位の翻訳毎にトラップ（ＴＲＡＰ
）命令が挿入されることによって。

ターゲットプログラムが生成される。生成されたターゲ
ットプログラムはソフトウェア開発装置１９からホスト
インタフェース回路工８及びコントロールバス１５を通
じてエミュレーションメモリ１１に転送され、その後、
本実施例システムはデバッグ処理に移行される。

第１図にはエミュレータ】、を利用したソフトウェアデ
バッグ処理の流れが示される。

先ず、オペレータによってデバッグの命令実行系のコマ
ンド入力がなされる（ステップＳ］、Ｏ）。

１行トレースを実行する旨のコマンドあるいはターゲッ
トプログラムを連続的に実行させる旨のコマンドはこの
段階で入力される。そして当該ステップＳ１０のコマン
ド入力がなされると、入力コマンドが１行トレースか否
かの判別が行われる（ステップ５ｌｌ）、この判別にお
いて、入力コマンドが１行トレースである（ＹＥＳ）と
判断された場合には、エミユレーション用マイクロプロ
セッサ４におけるＣＰＵ　（中央処理装置）のステータ
スレジスタ内のフラグがＯＮされ（ステップ５１２）、
また入力コマンドが１行トレースではない（Ｎｏ）と判
断された場合には上記ＣＰＵのステータスレジスタ内の
フラグがＯＦＦされる（ステップ５１３）。このような
フラグ設定はソフトウェア開発装置１９の制御によって
行われ、これが、例外処理を発生させるか否かを指示す
る条件の初期設定となる。そして、ソフトウェア開発装
置１９は、エミユレーション用マイクロプロセッサ４に
対して、エミュレーションメモリ１１内のターゲットプ
ログラムの実行を開始させる（ステップ５１４）。

エミユレーション用マイクロプロセッサ４は、エミュレ
ーションメモリ１１内のターゲットプログラムの１命令
をフェッチする毎に（ステップ５１５）、当該命令がト
ラップ（ＴＲＡＰ）であるか否かの判別を行う（ステッ
プ８１６）。この判別において、当該命令がトラップ（
ＴＲＡＰ）でない（ＮＯ）と判断された場合には当該命
令が実行され（ステップ５２２）、この命令実行におい
てエラーが発生したか否かの判別及び当該命令実行にお
いてブレーク条件が成立したか否かの判別が行われる（
ステップＳ２３．ステップ５２４）。

そして上記エラーが発生しておらず、またブレーク条件
も成立していない（Ｎｏ）と判断された場合には、再び
上記ステップＳ１５の実行によりターゲットプログラム
の次の１命令がフェッチされ、当該命令がトラップ（Ｔ
ＲＡＰ）であるか否かの判別が行われる（ステップ５１
６）、すなわち、上記ステップＳ１５の実行においてト
ラップ（ＴＲＡＰ）命令がフェッチされない限り、フェ
ッチされた命令が実行され（ステップ５２２）、当該命
令実行においてエラーが発生したか否かの判別及びブレ
ーク条件が成立したか否かの判別が行われる（ステップ
Ｓ２３．ステップ５２４）。尚、上記ステップ３１４の
実行後においては、エミュレーションバス１０に与えら
れるデータやアドレスさらには制御情報が、リアルタイ
ムトレース回路１３により逐次トレースされている。

そして、上記ステップＳ１５の実行によってトラップ（
ＴＲＡＰ）命令がフェッチされた場合には、上記ステッ
プＳ１６の判別においてＹＥＳと判断され、今度は、エ
ミユレーション用マイクロプロセッサ４におけるＣＰＵ
のステータスレジスタ内フラグがＯＮされているか否か
の判別が行われる（ステップ５１７）。この判別におい
て、フラグがＯＮではない（ＮＯ）と判断された場合、
それはオペレータによって１行トレースのコマンドが入
力されていないことを意味するから、当該トラップ（Ｔ
ＲＡＰ）命令は無視され、上記ステップ８１５の実行に
戻る。しかし、上記ステップＳ１７の判別においてフラ
グがＯＮである（ＹＥＳ）と判断された場合には、それ
はオペレータによって１行トレースのコマンドが入力さ
れていることを意味するから、所定の例外処理が発生さ
れる（ステップ８１８）。この例外処理の発生はブレー
クコントロール回路１２によって検知され。

そしてこのブレークコントロール回路１２の制御によっ
て、エミユレーション用マイクロプロセッサ４によるタ
ーゲットプログラムの実行が直ちに停止される（ステッ
プ５１９）。この例外処理によるプログラム実行停止は
、オペレータによって１行トレースのコマンドが入力さ
れている場合に限り、上記ステップ８１５の実行におい
てトラップ（ＴＲＡＰ）命令がフェッチされる毎に行わ
れる。ここで、トラップ（ＴＲＡＰ）命令は、上述した
ようにターゲットプログラム生成段階で高級言語の１行
毎にオブジェクトプログラムに挿入されたものであるか
ら（第２図参照）、上記例外処理によるプログラム実行
停止によれば、リアルタイムトレース回路１３において
上行トレースが適確に行われることになる。

そしてこの１行トレースの結果、すなわちターゲットプ
ログラムの実行結果は、ソフトウェア開発装置１９に転
送され、ＣＲＴデイスプレィ等の表示装置に表示される
（ステップ５２０）。この表示内容によってオペレータ
はプログラム実行結果を確認し、しかる後に再びデバッ
グの命令実行系のコマンド入力を行う（ステップ５１０
）。

尚、上記ステップＳ２３の判別においてエラーが発生し
た（ＹＥＳ）と判断された場合、及び上記ステップＳ２
４の判別においてブレーク条件が成立した（ＹＥＳ）と
判断された場合にも、上記ステップＳ１９の実行によっ
てターゲットプログラムの実行が停止され、上記ステッ
プＳ２０．Ｓ２１を経て再びデバッグの命令実行系のコ
マンド入力が行われる（ステップ５１０）。

上記実施例によれば以下の作用効果を得ることができる
。

（１）ターゲットプログラムの生成段階でソースプログ
ラムの論理記述の区切りに挿入されたトラップ（ＴＲＡ
Ｐ）命令が、当該ターゲットプログラムの実行において
フェッチされることで、例外処理が発生され、当該ター
ゲットプログラムの実行が停止されるので、機械語の１
命令毎にターゲットプログラムの実行を停止して高級言
語での行移動が生じたか否かを調べる必要がなく、これ
により、１行トレースの高速化が図れる。

（２）上記例外処理を発生させるか否かは、初期設定さ
れた条件に基づいて決定されるので、換言すればエミユ
レーション用マイクロプロセッサ４におけるＣＰＵのス
テータスレジスタ内のフラグがＯＮされていれば上記ト
ラップ（ＴＲＡＰ）命令フェッチ毎に例外処理が発生さ
れるが、ＯＦＦされていれば、上記トラップ（ＴＲＡＰ
）命令がフェッチされても当該命令が無視されることに
なるので、ターゲットプログラム中に１へラップ（ＴＲ
ＡＰ）命令が存在するにもかかわらず、ターゲットプロ
グラムを連続的に実行させることもできる。

（３）また、上記例外処理を発生させるか否かを指示す
る条件の初期設定を、ターゲットプログラムを実行する
ＣＰＵのステータスレジスタ内のフラグによって行うよ
うにしたので、この条件の初期設定を容易に行うことが
できる。

（４）更に、１行トレースの実行とターゲットプログラ
ムの連続的実行とをデバッグの命令実行系のコマンド入
力によって選択可能としたので、１行トレースとプログ
ラムの連続的実行とを容易に切換えることができる。

以上本発明者によってなされた発明を実施例に基づいて
具体的に説明したが、本発明は上記実施例に限定されず
、その要旨を逸脱しない範囲において種々変更可能であ
る。

〔発明の効果〕

本願において開示される発明のうち代表的なものによっ
て得られる効果を簡単に説明すれば、下記の通りである
。

すなわち、ターゲットプログラムの生成段階でソースプ
ログラムの論理記述の区切りに挿入されたトラップ命令
がフェッチされた際に一定条件下で例外処理が発生され
るので、１行トレースの高速化を図ることができ、また
、初期設定された条件に基づいて上記例外処理を発生さ
せるか否かが決定され、この初期設定条件の内容によっ
ては上記トラップ命令がフェッチされた場合でも例外処
理の発生が阻止されることになるので、ターゲットプロ
グラムを連続に実行させることもできる。

【図面の簡単な説明】

第工図は本発明の一実施例であるソフトウェアデバッグ
処理のフローチャート、 第２図は上記ソフトウェアデバッグの前処理としてのタ
ーゲットプログラム生成処理のフローチャート、 第３図は本発明の実施に使用されるマイクロコンピュー
タ開発用システムのブロック図である。 １・・・エミュレータ、４・・・エミユレーション用マ
イクロプロセッサ、６・・・エミュレータ本体、７・・
・ターゲットマシン、工１・・・エミュレーションメモ
リ、１２・・・ブレークコントロール回路、１３・・・
リアルタイムトレース回路、１９・・・ソフトウェア開
発装置。 第 ２ 図 第 図

Claims (1)

1. 【特許請求の範囲】 １、高級言語で記述されたソースプログラムをコンパイ
   ルするとともに、例外処理を発生させるためのトラップ
   命令を該ソースプログラムの論理記述の区切りに挿入し
   てターゲットプログラムを生成するステップと、 上記例外処理を発生させるか否かを指示する条件を初期
   設定するステップと、 上記ターゲットプログラムの実行において上記トラップ
   命令をフェッチした際に、上記初期設定された条件を参
   照して、上記例外処理を発生させるか否かを決定するス
   テップと、を含むソフトウェアデバッグ方法。 ２、上記例外処理を発生させるか否かを指示する条件は
   、上記ターゲットプログラムを実行する中央処理装置の
   ステータスレジスタ内にフラグとして初期設定される請
   求項１記載のソフトウェアデバッグ方法。 ３、上記例外処理は、ターゲットプログラムの実行停止
   を含む請求項１又は２記載のソフトウェアデバッグ方法
   。