JPH0370193B2 - - Google Patents

Description

【発明の詳細な説明】 産業上の利用分野 本発明は人又は物体等の存在の有無を遮光の有
無により検出するパルス変調方式の光電スイツチ
に用いられる検波回路に関する。

従来の技術 自動ドアの開閉制御や工場内で移動するワーク
や機器の有無検出に用いられる光電スイツチは、
連続光を用いる直流方式のものと、パルス状の断
続光を用いるパルスス変調方式のものがあるが、
外乱光等のノイズの影響を受けにくいことからパ
ルス変調方式のものが多く用いられる。

上記パルス変調方式の光電スイツチは、投受光
を所定周期の短時間に限定して行つて、太陽光、
照明光或いは電気的ノイズの混入を防止しノイズ
マージンを上げて誤検出の可能性を少なくしてい
る。

このパルス変調方式を採用した光電スイツチの
一例として、特開昭60−27882号公報の光学的検
出装置がある。これは、投光パルスの連続した数
発の期間内（同公報の図示例では16発）に、受光
側で設定値（ハイ、ロウ、ハイ、ロウの４個の並
び）と同じ受光パルス列が得られるか否かの判断
を行ない、これが得られたとき受光と判断して出
力手段をセツトし、この期間内にこのようなパル
ス列が得られないとき遮光と判断して出力手段を
リセツトするもので、この判断を周期的に繰り返
している。

しかし、この装置は受光と遮光の判断が、１検
出周期ごとにしかできないので、応答速度が遅く
なる欠点があつた。すなわち一旦受光と判断して
しまうと、遮光状態に変化しても、遮光の出力が
出るまでには、少なくとも受光と判断した検出の
周期が終了し、完全に遮光状態の検出周期が現わ
れるまでは遮光出力を出せない。

特に、判断を１検出周期内に受光パルス列の一
連の並びがあるか否かのみによつて行つているの
で、遮光判断の厳密さに欠けるという問題があ
る。すなわち本来、遮光の判断は、完全に受光パ
ルスが得られない時間が一定期間続いたとき行う
べきであるが、この装置では、投光側からの受光
パルスが何らかの原因で一部欠落した場合でも遮
光出力を出してしまう。これは、検出精度を向上
しようとして判定用の設定値の並びの数を増加し
た場合に、起こり易く、このような誤つた遮光出
力が一発でもあると物体有の判断に基づき何らか
の制御動作が行われ不具合である。すなわち、受
光パルスが１発でも入力されているときは遮光の
判断をしないようにする必要がある。

発明の目的 本発明はパルス変調方式の光電スイツチにおい
て、一定周期の所定のタイミングで受光パルスの
有無を検出し、受光パルスの有又は無の状態が所
定回数連続したとき受光状態又は遮光状態にある
と判定して直ちに出力状態を変更し、この判定が
されなければそれまでの出力状態を保持する同期
検波回路を、デジタル化されて確実な動作をする
ことを特徴とする新方式の回路構成によつて提供
することを目的とする。

発明の構成 本発明は、パルス変調方式の光電スイツチにお
いて、受光パルスが一定数一定周期で連続して入
力したか又は一定時間継続して入力しなかつたか
によつて受光と遮光の判定をする回路であつて、
発振回路の出力を分周して、各投光周期毎にタイ
ミングクロツクT₀，T₁，T₂，…Tnを順に繰り返
し発生する分周回路と、タイミングクロツクT₂
の発生時に受光パルスを受けたときセツトされ、
タイミングクロツクT₁でリセツトされる第１の
記憶回路と、受光と遮光の現在の判定状態を記憶
して出力する第２の記憶回路と、第１及び第２の
記憶回路の出力を受けその一致不一致を検出して
出力する一致検出回路と、タイミングクロツク
T₀の発生時に一致検出回路の出力を通過させる
第１のゲート回路と、第１のゲート回路を通過し
た一致検出回路の不一致出力をカウントして一致
出力でリセツトされて所定回数の不一致カウント
をするとカウントアツプ出力を発生する不一致回
数カウンタと、不一致回数カウンタのカウントア
ツプ出力によつて第１の記憶回路の記憶内容を第
２の記憶回路に移す第２のゲート回路とを含む光
電スイツチの検波回路である。

実施例 本発明の同期検波回路は、共通のタイミングク
ロツクに投受光のタイミングを同期させる同期式
の光電スイツチに用いる他、投光のタイミングと
受光のタイミングを夫々個別に設けたクロツク発
生器によつて与える非同期式の光電スイツチにも
用いることができる。

初めに本発明の同期検波回路を同期式の光電ス
イツチに適用した第１の実施例について説明す
る。

第１の実施例を示す第１図において、１はフオ
トトランジスタ等の受光素子、２はパルス増幅
器、３はパルス増幅器２の出力から一定レベル以
上の正の信号成分を取り出す振幅弁別器、４は
LED等の投光素子、５は発振回路、６は発振回
路５の出力を分周して８発で一周期をなすタイミ
ングクロツクT₀，T₁，…T₇を順次に繰り返し発
生する分周回路、７は分周回路６の出力するタイ
ミングクロツクT₂によつて開く第１のANDゲー
ト、８は分周回路６の出力するタイミングクロツ
クT₀，T₁によつて制御される検波回路、９は第
１のANDゲート７からタイミングクロツクT₂の
発生タイミングで入力される“１”の論理レベル
の受光信号（以下単に受光パルスＡという）でセ
ツトされ、タイミングクロツクT₁でリセツトさ
れる第１の記憶回路である第１のフリツプフロツ
プ回路、１０は受光と遮光の現在の判定状態を記
憶して出力する第２の記憶回路である第２のフリ
ツプフロツプ回路、１１は第１及び第２のフリツ
プフロツプ回路９，１０の出力Q₁，Q₂を受け、
それが一致したとき“１”の論理レベルの一致出
力を発生する一致検出回路、１２は一致検出回路
１１の出力を反転して不一致出力を生成するイン
バータ、１３は第２及び第３のANDゲート１３
ａ，１３ｂからなりタイミングクロツクT₀の発
生タイミングで不一致出力Ｂ及び一致出力Ｃを通
過させるカウンタ用ゲート、１４はカウンタ用ゲ
ート１３を通過した一致出力Ｃでリセツトされ不
一致出力Ｂをカウントして、不一致出力を連続し
て７発カウントしたときカウントアツプ出力Q₇
を発生する不一致回路カウンタ、１５は第４及び
第５のANDゲート１５ａ，１５ｂからなり不一
致回数カウンタ１４のカウントアツプ出力Q₇が
発生したとき開いて第１のフリツプフロツプ回路
９の記憶内容を第２のフリツプフロツプ回路１０
に移すデータ転送ゲートである。

上記光電スイツチ１６の動作について、第２図
に示すタイミング図を参照しながら次に説明す
る。

上記光電スイツチ１６は分周回路６が逐次出力
するタイミングクロツクT₀，T₁，T₂に同期して
動作する。投光素子４はタイミングクロツクT₂
に同期してパルス発光し、パルス増幅器２及び振
幅弁別器３で処理された受光素子１の出力は、上
記タイミングT₂内に得られたもののみが第１の
ANDゲート７によつて取り出され、上記タイミ
ングT₂中に受光していれば受光パルスＡが発生
する。第１のフリツプフロツプ回路９は、受光パ
ルスＡによつてセツトされタイミングクロツク
T₁によつてリセツトされるので、受光素子１が
タイミングT₂で受光すると第１のフリツプフロ
ツプ９の出力Q₁はタイミングクロツクT₂〜T₇、
T₀の期間中“１”の論理レベルとなる。

ここで最初不一致回数カウンタ１４及び第２の
フリツプフロツプ回路１０がリセツトされた初期
状態であつたとする。

タイミングT₂で受光パルスＡが発生すると、
第１のフリツプフロツプ回路９は次のタイミング
ククロツクT₁の発生までこれを記憶保持する。
一方カウンタ用ゲート１３はこの記憶保持期間内
のタイミングクロツクT₀で開く。このとき第１
のフリツプフロツプ回路９の出力Q₁は“１”の
論理レベルであり、第２のフリツプフロツプ回路
１０の出力Q₂は“０”の論理レベルであるので、
不一致出力Ｂが発生し、不一致回数カウンタ１４
は一つカウントする。各タイミングクロツクT₂
毎に連続して受光素子１が受光していると、受光
パルスＡは各周期毎に発生するので、上述の動作
により不一致回数カウンタ１４はカウント数を一
つずつ増加させる。連続して７発の受受光パルス
Ａが発生すると、この直後のタイミングクロツク
T₀で不一致回数カウンタ１４はカウントアツプ
出力Q₇を発生し、データ転送ゲート１５を開い
て第１のフリツプフロツプ回路９の出力を第２の
フリツプフロツプ回路１０に移す。この結果第２
フリツプフロツプ回路１０の出力Q₂は受光状態
を示す“１”の論理レベルとなり、さらに一致検
出回路１１は第１及び第２のフリツプフロツプ回
路９，１０の出力Q₁，Q₂が一致していることを
示す“１”の論理レベルになるので、不一致回数
カウンタ１４はリセツトされ、カウントアツプ出
力Q₇も消滅する。上記カウントアツプ出力Q₇の
発生、第２のフリツプフロツプ回路１０の反転及
び不一致回数カウンタ１４のリセツトはタイミン
グクロツクT₀の立ち上がりの直後に全てなされ
る。このようにして第２のフリツプフロツプ回路
１０の出力Q₂が受光状態を示す“１”の論理レ
ベルに変化した後は、受光パルスＡが発生する
と、一致出力Ｃが発生して不一致回数カウンタ１
４がリセツトされるので、受光パルスＡが一定期
間（タイミングクロツクT₂が７個発生する期間）
内に少なくとも一個発生すれば、不一致回数カウ
ンタ１４はカウントアツプ出力Q₇を発生せず、
第２のフリツプフロツプ回路１０の出力Q₂は受
光状態を示す“１”の論理レベルを保つている。

しかし遮光状態になつて、受光パルスＡがタイ
ミングクロツクT₂の連続した７回の間継続して
発生しないと、第１のフリツプフロツプ回路９の
“０”の論理レベルと第２のフリツプフロツプ回
路１０の“１”の論理レベルと不一致を、不一致
回数カウンタ１４が、カウンタ用ゲート１３の開
くタイミングT₀で上述のような動作により７回
カウントしてカウントアツプ出力Q₇を発生する
ので、第２のフリツプフロツプ回路１０は再び反
転してその出力Q₂は遮光状態を示す“０”の論
理レベルに変化する。

上記第１の実施例は、同期式の光電スイツチ１
６に、本発明の検波回路８を適用したものであつ
た。而して光電スイツチは、投光側と受光側を離
隔して取付けるため、共通のタイミングクロツク
で両者を駆動できないことがあり、この場合に非
同期式の光電スイツチが使用される。この非同期
式の光電スイツチは、予め投光周期と受光周期
に、一定の関連性を持たせておき、受光器側で最
初に受光したタイミングに合わせて、受光タイミ
ングを投光タイミングに一致させる周期検定を行
うものである。

本発明を非同期式の光電スイツチに適用した場
合を第２の実施例として次に説明する。

第３図において第１図と同一符号を付したもの
は同一物を示し説明を省略する。第２の実施例が
第１の実施例と異なるのは、投光素子１７を受光
素子１制御用の分周カウンタ６とは完全に独立し
た発振器１８で駆動するようにしたこと、受光タ
イミングを投光タイミングに一致させる周期検定
回路１９を設けたこと、及び第１のORゲート２
０を、第２のフリツプフロツプ回路１０と第５の
ANDゲート１５ｂとの間に挿入接続し、分周カ
ウンタ６の出力するタイミングクロツクT₇で、
第２のフリツプフロツプ回路１０を、強制的にリ
セツトするようにしたことである。なお投光素子
１７の発光周期ｔは、分周カウンタ６のタイミン
グクロツク一発の周期Ｔの３倍の長さ3Tと等し
いか、又は少し小さく設定されている。

上記周期検定回路１９は、分周カウンタ６の出
力するタイミングクロツクT₀，T₁，T₂以外の期
間、すなわちタイミングクロツクT₃〜T₇の期間
だけ“１”の論理レベルとなるNORゲート２１
と、NORゲート２１の“１”の論理レベル期間
中だけ開き振幅弁別器３の出力を通過させる第６
のANDゲート２２と、タイミングクロツクT₃に
よつて開き第１のフリツプフロツプ回路９の出力
Q₁を通過させる第７のANDゲート２３と、第６
及び第７のANDゲート２２，２３の出力を分周
カウンタ６のリセツト端子CRに入力する第２の
ORゲート２４と、鋸歯状の発振波を出力する発
振回路５′とから構成されている。

第３図に示した非同期式の光電スイツチ２５の
動作について、第４図に示すタイミング図を参照
して説明する。なお、第３図中の同期検波回路
８′の基本動作は第１図で既に説明しているので
以下の説明では詳しくは述べない。

この光電スイツチ２５は、受光素子１が受光し
ていないときは分周カウンタ６の発生する８発を
一周期とするタイミングクロツクT₀，T₁，…T₇
によつて制御されている。すわなち第４図の左側
部分に示すように、受光パルスＡが発生していな
いときには、一致検出回路１１が出力する“１”
の論理レベルの一致出力Ｃが、タイミングクロツ
クT₀の発生タイミングで不一致回数カウンタ１
４をリセツトし続け、また第１のORゲート２０
を通つたタイミングクロツクT₇が第２のフリツ
プフロツプ回路１０をリセツトし続けるので、第
２のフリツプフロツプ回路１０の出力Q₂は、遮
光状態を示す“０”の論理レベルに保たれてい
る。このとき周期検定回路１９のNORゲート２
１は、タイミングクロツクT₃，T₄〜T₇の期間の
み“１”の論理レベルとなり第６のANDゲート
２２を開いて、この期間内に投光素子１７からの
光が受光素子１に入力されていれば、受光信号を
第２のOR回路２４を通して分周カウンタ６のリ
セツト端子CRに入力する。このためタイミング
クロツクT₃〜T₇のどの発生時点で受光したとし
ても、分周カウンタ６は上記受光信号にタイミン
グクロツクT₀が同期した形でこの後続いてタイ
ミングクロツクT₀，T₁，…を出力する。受光パ
ルスＡがこの直後のタイミングクロツクT₂の発
生時にも入力されると、第１のフリツプフロツプ
回路９の出力Q₁は“１”の論理レベルになる。
またこの受光パルスＡは発振回路５′に入力され
て、鋸歯状波出力をする発振回路５′の出力を急
速に立ち上がらせ、分周カウンタ６を急速にシフ
トさせタイミングクロツクT₃の発生状態に移行
させるという、分周カウンタ６の出力周期の一時
的な短縮を行わせている。このように発振回路
５′の出力周期を一時的に短縮しタイミングクロ
ツクT₂の残り時間を短くする理由は、投光素子
１７の発振器１８が製造上のバラつき或いは周囲
温度や駆動電圧の変動の影響を受けて、投光周期
を分周カウンタ６のタイミングクロツク発生周期
に完全には適合させられないためである。すなわ
ちこの不適合によて生ずるずれを解消して、同期
引き込みを確実に行わせるためである。そして第
１のフリツプフロツプ回路９の出力Q₁がタイミ
ングクロツクT₃の発生によつて開く第７のAND
ゲート２３と第２のORゲート２４を通つて、分
周カウンタ６をクリアする。従つて受光パルスＡ
の発生後は、タイミングクロツクT₂，T₃は微小
時間のみ発生し、実質上受光パルスＡの入力直後
にタイミングクロツクT₀が発生するる。上記の
如く受光パルスＡが連続して入力されると、上記
の如くタイミングクロツクT₃の発生直後に分周
カウンタ６がクリアされることにより分周カウン
タ６は投光タイミングに同期して３発のタイミン
グクロツクT₀，T₁，T₂の発生を周期的に繰り返
す。そして最初の受光パルスＡの入力から数えて
７発目の受光パルスＡが入力されると、同期検波
回路８′が既に述べた動作によつて受光状態に入
つたと判定し、第２のフリツプフロツプ回路１０
の出力Q₂が受光状態を示す“１”の論理レベル
に変化する。この後受光パルスＡが継続して入力
されている限り、第２のフリツプフロツプ回路１
０の出力Q₂は“１”の論理レベルを保つている。
しかし、投光素子１７からの光が遮光されると、
タイミングクロツクT₂の発生時に受光パルスＡ
が発生しなくなるので、上記リセツト動作はなさ
れず、分周カウンタ６は、タイミングクロツク
T₂に続いてT₃，T₄，…T₇と順に出力して行く。
そしてタイミングクロツクT₇が発生すると、こ
れは第１のOR回路２０を通つて第２のフリツプ
フロツプ回路１０をリセツトするので、その出力
Q₂は遮光状態を示す“０”の論理レベルに変化
する。これ以降は分周カウンタ６はタイミングク
ロツクT₀，T₁，…T₇を一周期として、順に出力
する。そしてタイミングクロツクT₃，T₄〜T₇の
期間内に受光し、その後連続して７回受光が繰り
返されない限り、第２のフリツプフロツプ回路１
０の出力Q₂は、遮光状態を示す“０”の論理レ
ベルを保つたままである。すなわち第４図の右側
部分に示すように外乱光等により受光信号が、単
発的に入力しても第２のフリツプフロツプ回路１
０の出力Q₂は反転しない。

上記第２の実施例で説明した非同期式の光電ス
イツチ２５では、投光と受光のタイミングが常時
一致していないので、本発明の検波回路８′は、
受光パルスが一定周期で所定数連続して入力され
たか否かを判断する周期検定に使われることにな
る。

本発明の第１及び第２の実施例の構成と動作
は、以上に述べた通りであるが、上記検波回路
８，８′の各構成要素は、本発明思想において必
要な機能を持つものであればよく、他の部品又は
回路によつて置き換えることもできる。例えば第
１のフリツプフロツプ回路９を、受光パルスＡを
受けると、その立ち上がりエツジから所定時間幅
のパルスを出力する単安定マルチバイブレータに
変更すること、或いは不一致回数カウンタ１４の
カウントアツプ数を上記７以外に変更すること等
が可能である。また検波回路８，８′の制御タイ
ミングは上記実施例以外に設定することも可能
で、例えば分周カウンタ６の一周期のタイミング
数を上記T₀，T₁，…T₇の８発より増加してパル
ス変調方式の利点であるノイズマージンの向上を
さらに高めることができる。

発明の効果 本発明は、パルス変調方式の光電スイツチにお
ける同期式の場合の同期検波及び非同期式の場合
の周期検定の両者に使用できる検波回路を、デジ
タル化されて精度の高い新方式の回路構成によつ
て提供した。従つてこの種光電スイツチの検出精
度と信類性を高めその利用価値を向上することが
できる。特に本発明装置は、遮光出力をしている
場合は、受光パルスが一定数一定周期で連続して
入力したときのみ受光と判断して直ちに出力を変
化させ、受光出力をしている場合は、受光パルス
が一定時間継続して１発も入力しなかつたときの
み遮光と判断して直ちに出力を変化させる構成を
採用したから、応答の高速化及び判定の高信類化
が同時に達成できる。

【図面の簡単な説明】

第１図は本発明の第１の実施例を示す回路図、
第２図はその動作を説明するタイミング図であ
る。第３図は本発明の第２の実施例を示す回路
図、第４図はその動作を説明するタイミング図で
ある。 ８，８′…検波回路、９…第１の記憶回路（第
１のフリツプフロツプ回路）、１０…第２の記憶
回路（第２のフリツプフロツプ回路）、１１…一
致検出回路、１２…インバータ、１３…第１のゲ
ート回路、１４…不一致回数カウンタ、１５…第
２のゲート回路、１６，２５…光電スイツチ。

Claims (1)

1. 【特許請求の範囲】 １ パルス変調方式の光電スイツチにおいて、受
   光パルスが一定数一定周期で連続して入力したか
   又は一定時間継続して入力しなかつたかによつて
   受光と遮光の判定をする回路であつて、 発振回路の出力を分周して、各投光周期毎にタ
   イミングクロツクT₀，T₁，T₂，…，Tnを順に繰
   り返し発生する分周回路と、 タイミングクロツクT₂の発生時に受光パルス
   を受けたときセツトされ、タイミングクロツク
   T₁でリセツトされる第１の記憶回路と、 受光と遮光の現在の判定状態を記憶して出力す
   る第２の記憶回路と、 第１及び第２の記憶回路の出力を受けその一致
   不一致を検出して出力する一致検出回路と、 タイミングクロツクT₀の発生時に一致検出回
   路の出力を通過させる第１のゲート回路と、 第１のゲート回路を通過した一致検出回路の不
   一致出力をカウントし一致出力でリセツトされて
   所定回数の不一致カウントをするとカウントアツ
   プ出力を発生する不一致回数カウンタと、不一致
   回数カウンタのカウントアツプ出力によつて第１
   の記憶回路の記憶内容を第２の記憶回路に移す第
   ２のゲート回路とを含む光電スイツチの検波回
   路。