SU273517A1 - Синхронизатор для многотактных ферротранзисторных систел1 с разновременныл1запретом - Google Patents

Description

Предложение относитс  к области вычислительной техиики.

Известны синхронизаторы на ферротранзисторных элементах, в которых используетс  принцип работы, основанный на преобладании или превышении уровн  записи над уровнем считывани , стро щиес  на специальных  чейках с увеличенными витковыми данными, которые накладывают жесткие требовани  на параметры перемагничивающих импульсов, что значительно усложн ет генераторы продвигающих (тактовых) импульсов.

Подобные схемы необходимы дл  систем с одновременным запретом, но их применение в системах с разновременным запретом неоправданно .

Цель предложени  - упростить схему синхронизатора , выполнив ее на типовых ферротранзисторных элемента.х системы с разновременным запретом, и тем самым повысить надежность всего устройства в целом.

Предлагаемый синхронизатор построен, как и известные, на трех типовых  чейках пам ти с положительной обратной св зью и схеме «И-НЕ, причем в отличие от известных входы схемы «И-НЕ, первой и третьей  чеек пам ти и вход записи второй  чейки пам ти подключены к источникам синхронизирующих тактовых импульсов, выход «И схемы «И- НЕ соединен со входом записи третьей  чей-- . , 2- ,/

ки пам ти, выход первой  ч-ещу г/одключеи ко входу считывани  второй  чешчи. выход второй  чейки соединен со вторым входом ла писи третьей  чейки, а выход третьей  чейки подключен ко входу «НЕ схемы «II-НН и входу многотактиой системы.

Отличительным свойством предложенного синхронизатора  вл етс  принцип построени  схемы с нспользование.м порога срабатывани 

ло считыванию ферротранзисторных  чеек с положительной обратной св зью и сопротивление .м в цени эмиттера, у которых имихльс ia выходе  чейки будет иметь место лишь в гом случае, еслн энерги  импульса считывани  достаточна дл  преодолени  порога срабатыв;;нн , параметры же нмпульса на выходе лче|Ь ки не завис т от пара.метров имнульга счпт.лвани .

Схема синхронизатора нрелставлена

фиг. 1 и содержит ферротраизисторные пам ти /; 2 и 3 с положительной обрат Г)ч св зью и сопротивлением в цепи эмиттера., п схему «И-НЕ ( чейка 4).

На фиг. 2 представлена диаграм.ма тактовых

нмпульсов.

На вход синхронизатора обмотки заиисм  чейки пам ти / и схемы «И-НЕ 4 поступает информаци , которую необходимо согласовать с тактами последующего дискретного

тывание и запись информации с  чеек 1-4 производитс  разнесенными во времени тактовыми имнульсами: t (считывание схемы «И  чейки /); /2 (считывание  чейки 2); з (считывание  чейки 3); t (запись «1 в  чейку 4).

Выход «И схемы «И-НЕ и выход  чейки 2 соединены со входами записи «1  чейки 3, выход которой подан на вход «НЕ схемы «И-НЕ и соединен со входом последующего дискретного устройства.

Принцип действи  синхронизатора заключаетс  в следующем.

На вход синхронизатора { чейки У и 4) поетуиает сигнал, который надо согласовать с каким-либо из тактов t, tz, ts, ti работы последующего устройства. Нредноложим, что сигнал на выходе синхронизатора должен выдаватьс  в такт и независимо от момента времени прихода входного сигнала.

Поступающий на вход синхронизатора сигнал перемагничивает сердечники в  чейках / и 4 в состо ние «1. В зависимости от момента времени црихода входного сигнала возможны следующие варианты работы синхронизатора (см. фиг. 2).

1)Входной сигнал приходит между тактами /4 и ti, сердечники  чеек 1 к 4 перемагничиваютс  в состо ние «Ь. Тактом ti «1 считываетс  из  чейки 4 через первый ключевой выход и записываетс  в  чейку 3. Состо ние «1, записанное в  чейку 1, считываетс  тактом t. Нмпульс с  чейки / производит считывание с  чейки 2, записыва  «1 в  чейку 5. Таким образом, в данном случае происходит подтверждение записи «1 в  чейку 3. В такт /з  чейка 3 считываетс , и на выходе синхронизатора по вл етс  выходной сигнал.

Таким образом, при поступлении на выход синхронизатора импульса, приход щего между тактами t, и /ь на выходе синхронизатора получают один импульс во внолне определенный такт is2 )Входной сигнал совпадает с тактом /i. Пр,и этом в  чейку / запищетс  «1, а в  чейку 4 или вообще ничего не запищетс , или же произойдет перемагничивание по частотному циклу - запись «неполноцеиной «1. В такт /1 в случае, если в  чейке 4 записана «неполноценна  «1, она перепищетс  в  чейку 5. Независимо от того, в каком состо нии находитс   чейка 1, в такт 4 аналогично предыдущему случаю в  чейку 3 будет записана «1 из  чейки 2 и, таким образом, на выходе синхронизатора по витс  сигнал в такт ts.

3)Входной сигнал приходит между тактами ti и t-i. Сердечники  чеек 1 и 4 будут перемагничены в состо ние «1. В такт 2 импульс с выхода  чейки 1 переписывает «1 из  чейки 2 в  чейку 3.

В такт гз на выходе синхронизатора по вл етс  сигнал, который устанавливает  чейку 4 в состо ние «О, так что в такт ti на ключевом выходе /едх сигнала не будет.

Таким образом, и в этом случае на выходе синхронизатора по витс  один импульс в такт

/3.

4) Входной сигнал совпадает с тактом /g. При этом  чейка 4 иеремагничиваетс  в состо ние «1, а  чейка 1: а) или вообще не неремагничиваетс  (при полном совпадении входпого импульса с импульсом считывани  tz) или б) перематнититс  по частному циклу,

т. е. в  чейку 1 будет записана «неполноценна  «1.

В случае «а в такт 4 на выходе  чейки / импульса не будет и таким образом в  чейку 3 ие будет записана «1, что приведет к тому,

iTO на выходе синхронизатора в такт данного цикла импульса не будет. В такт i следующего цикла «1, записанна  в  чейку 4, через первый ключевой выход  чейки 4 записываетс  в  чейку 5, и в такт /з на выходе синхронизатора по вл етс  выходной сигнал. Отсюда вытекает требование, что дл  надежной работы синхронизатора частота согласующих тактов должна быть не менее чем в два раза выще частоты входных импульсов.

В случае «б на выходе  чейки / может по витьс  сигнал, энерги  которого определ етс  степенью совпадени  входного сигнала с импульсом считывани  /2. Ячейка 2 обеспечивает наделшую работу

схемы синхронизатора при частичном совпадении входного сигнала с тактом t. Это достигаетс  тем, что  чейка 2 имеет определенный порог по считыванию. Следовательно, импульс на выходе  чейки 2 по витс  только в том

случае, когда энерги  импульса с  чейки 1 достаточна дл  того, чтобы преодолеть порог и вызвать начало блокинг-процесса. Таким образом, в зависимости от степени перемагничивани  сердечника  чейки 1 на выходе  чейкн 2 или вообще не будет сигнала (что соответствует случаю 4,а), или по витс  импульс с номинальными параметрами, обеспечивающий полное перемагничивание сердечника при записи «Ь в  чейку 3, а значит и надежную

работу синхронизатора в рассматриваемом случае. Выходной импульс синхронизатора в такт /3 считывает  чейку 4 через второй ключевой выход //вых в состо ние «О. В случае прихода сигнала на вход синхропизатора в промежуток времени между тактами /2 и /4 работа синхронизатора протекает подобно описанному в пункте 1 (входной сигнал приходит между тактами /4 и /i). Таким образом, независимо от времени прихода сигнала на вход синхронизатора соответствующий импульс на выходе по витс  только во вполне определенный такт, тем самым синхронизиру  работу блоков, сто щих до и после синхронизатора.

Предмет изобретени 

iipeiOM, содержащий схему «И-НЕ и три типовые-ферротранзисторные  чейки с положительной обратной св зью, отличающийс  тем, что, с целью повышени  надежности и унификации элементов, входы записи схе.мы «И-НЕ и первой  чейки пам ти подключены к выходу синхронизирующего устройства, входы считывани  схемы «И-НЕ первой и третьей  чеек нам ти .и вход записи второй  чейки пам ти подключены к источникам синхоопизирующих тактовых импульсов, выход «И схемы «И-НЕ соединен со входом записи третьей  чейки пам ти, выход первой  чейки подключен ко входу считывани  второй  чейки , выход второй  чейки соединен со вторым входом записи третьей  чейки, а выход третьей  чейки подключен ко входу «НЕ схемы «Н-НЕ и входу многстактной системы, работающей с тактовой частотой, равной частоте синхронизирующих импульсов.

t-jt ij Vtj S 7

I I I I I I I ILJ

J - Входной сигнал гВыходнои сиг но A

,