JPH0369225B2 - - Google Patents
Info
- Publication number
- JPH0369225B2 JPH0369225B2 JP56207205A JP20720581A JPH0369225B2 JP H0369225 B2 JPH0369225 B2 JP H0369225B2 JP 56207205 A JP56207205 A JP 56207205A JP 20720581 A JP20720581 A JP 20720581A JP H0369225 B2 JPH0369225 B2 JP H0369225B2
- Authority
- JP
- Japan
- Prior art keywords
- processing
- facsimile
- cpu
- program
- microprocessor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 230000005540 biological transmission Effects 0.000 claims description 19
- 238000013144 data compression Methods 0.000 claims description 5
- 238000010586 diagram Methods 0.000 description 3
- 101150052726 DSP2 gene Proteins 0.000 description 1
- 238000000034 method Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
- H04N1/00—Scanning, transmission or reproduction of documents or the like, e.g. facsimile transmission; Details thereof
Landscapes
- Engineering & Computer Science (AREA)
- Multimedia (AREA)
- Signal Processing (AREA)
- Facsimile Image Signal Circuits (AREA)
- Facsimiles In General (AREA)
Description
【発明の詳細な説明】
本発明はフアクシミリ装置に係り、特にモデム
も含めてフアクシミリ装置全体の処理をマイクロ
プロセツサにより行うに好適なフアクシミリ装置
に関する。
も含めてフアクシミリ装置全体の処理をマイクロ
プロセツサにより行うに好適なフアクシミリ装置
に関する。
最近はLSI技術の進歩と、フアクシミリ装置の
小型化要求により、モデムも含めてフアクシミリ
装置全体の処理のμ−CPU（マイクロプロセツ
サ）化が進められている。しかし、現状における
汎用μ−CPUには、また高速処理に難点がある
ため、フイルタ演算、等化等の変、復調処理は、
信号処理プロセツサ（以下、DSPと言う）と呼
ばれる高速演算装置を用いて高速処理を行うよう
にしている。即ち、このDSPにμ−CPUから必
要なコマンドを与えると共に、データ送受信に必
要な制御機能、インタフエース機能をμ−CPU
で管理することにより、高速モデムとしての機能
が得られる。
小型化要求により、モデムも含めてフアクシミリ
装置全体の処理のμ−CPU（マイクロプロセツ
サ）化が進められている。しかし、現状における
汎用μ−CPUには、また高速処理に難点がある
ため、フイルタ演算、等化等の変、復調処理は、
信号処理プロセツサ（以下、DSPと言う）と呼
ばれる高速演算装置を用いて高速処理を行うよう
にしている。即ち、このDSPにμ−CPUから必
要なコマンドを与えると共に、データ送受信に必
要な制御機能、インタフエース機能をμ−CPU
で管理することにより、高速モデムとしての機能
が得られる。
ところが、このDSPは、変調用と復調用の２
つが必要となり、これに伴つてμ−CPUもそれ
ぞれ別別に設ける必要がある。また、フアクシミ
リ装置においては、この他DCR機能を含むフア
クシミリ制御の処理も必要となるため、従来は、
最低でも３個のμ−CPUを用いて、それぞれの
処理を行つていた。
つが必要となり、これに伴つてμ−CPUもそれ
ぞれ別別に設ける必要がある。また、フアクシミ
リ装置においては、この他DCR機能を含むフア
クシミリ制御の処理も必要となるため、従来は、
最低でも３個のμ−CPUを用いて、それぞれの
処理を行つていた。
このため、フアクシミリ装置の小型化が阻害さ
れる上、フアクシミリ送信中には前記復調用のμ
−CPUが、またフアクシミリ受信中には前記変
調用μ−CPUがそれぞれ完全に遊ぶことにより、
μ−CPUの使用効率が悪い問題点があつた。
れる上、フアクシミリ送信中には前記復調用のμ
−CPUが、またフアクシミリ受信中には前記変
調用μ−CPUがそれぞれ完全に遊ぶことにより、
μ−CPUの使用効率が悪い問題点があつた。
本発明は、２個のμ−CPUを用いて、変、復
調処理も含めてフアクシミリ装置全体の信号、制
御処理を行うことのできるフアクシミリ装置を提
供することを目的とする。
調処理も含めてフアクシミリ装置全体の信号、制
御処理を行うことのできるフアクシミリ装置を提
供することを目的とする。
この目的を達成するため、本発明はフアクシミ
リ制御の処理を送信時の処理と、受信時の処理に
分け、それぞれの処理を復調用DSPを制御する
μ−CPUと、変調用DSPを制御するμ−CPUに
負担させることにより、フアクシミリ制御用のμ
−CPUを削減したことを特徴とする。
リ制御の処理を送信時の処理と、受信時の処理に
分け、それぞれの処理を復調用DSPを制御する
μ−CPUと、変調用DSPを制御するμ−CPUに
負担させることにより、フアクシミリ制御用のμ
−CPUを削減したことを特徴とする。
以下、本発明を図の実施例を参照して説明す
る。
る。
第１図は本発明の一実施例に係るフアクシミリ
装置の回路ブロツク図で、１Ａ，１Ｂはμ−
CPU、２Ａ，２ＢはDSP、３Ａ，３ＢはROM、
４Ａ，４ＢはRAM、５Ａ，５Ｂは入出力装置、
６はNCU（網制御装置）、７はＤ／Ａ変換器、８
はＡ／Ｄ変換器、９はプリンタ、１０はスキヤ
ナ、１１は操作パネルである。
装置の回路ブロツク図で、１Ａ，１Ｂはμ−
CPU、２Ａ，２ＢはDSP、３Ａ，３ＢはROM、
４Ａ，４ＢはRAM、５Ａ，５Ｂは入出力装置、
６はNCU（網制御装置）、７はＤ／Ａ変換器、８
はＡ／Ｄ変換器、９はプリンタ、１０はスキヤ
ナ、１１は操作パネルである。
このROM３Ａには第２図ａに示すように、変
調プログラム３Ａ１、モニタプログラム３Ａ２、
フアクシミリ受信制御プログラム３Ａ３が記憶さ
れている。一方、ROM３Ｂには第２図ｂに示す
ように、復調プログラム３Ｂ１、フアクシミリ送
信制御プログラム３Ｂ２が記憶されている。
調プログラム３Ａ１、モニタプログラム３Ａ２、
フアクシミリ受信制御プログラム３Ａ３が記憶さ
れている。一方、ROM３Ｂには第２図ｂに示す
ように、復調プログラム３Ｂ１、フアクシミリ送
信制御プログラム３Ｂ２が記憶されている。
このように、本実施例におけるプログラムは全
部で５種類あり、このうち、変調プログラム３Ａ
１はCCITT勧告V.29又はV.27ter等の変調を行う
に必要なプログラムであり、データ圧縮されたデ
ータをスクランブルし、トリビツトあるいはクオ
ードビツト、ダイビツトに変換し、DSP２Ａで
行うフイルタ演算等の変調処理にコマンドを与
え、DSP２Ａで処理されたデータを取り込むよ
うな制御を行うためのものである。
部で５種類あり、このうち、変調プログラム３Ａ
１はCCITT勧告V.29又はV.27ter等の変調を行う
に必要なプログラムであり、データ圧縮されたデ
ータをスクランブルし、トリビツトあるいはクオ
ードビツト、ダイビツトに変換し、DSP２Ａで
行うフイルタ演算等の変調処理にコマンドを与
え、DSP２Ａで処理されたデータを取り込むよ
うな制御を行うためのものである。
モニタプログラム３Ａ２は着信（リング音）あ
るいはスキヤナ１０への原稿セツトを検知し、プ
ログラムのモードセツトを行うためのものであ
る。
るいはスキヤナ１０への原稿セツトを検知し、プ
ログラムのモードセツトを行うためのものであ
る。
フアクシミリ受信制御プログラム３Ａ３は受信
時における操作パネル１１の入出力信号処理、伝
送制御、プリンタの制御およびデータ伸張処理を
行うためのものである。
時における操作パネル１１の入出力信号処理、伝
送制御、プリンタの制御およびデータ伸張処理を
行うためのものである。
一方、復調プログラム３Ｂ１はCCITT勧告
V.29又はV.27ter等の復調を行うに必要なプログ
ラムであり、Ａ／Ｄ変換されたデータをDSP２
Ｂに送り、復調フイルタを通したあと、更に変化
のための演算を行わせ、DSP２Ｂで処理された
データからキヤリやタイミングを再生し、DSP
２Ｂにフイードバツクをかけ、更に送信データ系
列に逆変換するためのものである。
V.29又はV.27ter等の復調を行うに必要なプログ
ラムであり、Ａ／Ｄ変換されたデータをDSP２
Ｂに送り、復調フイルタを通したあと、更に変化
のための演算を行わせ、DSP２Ｂで処理された
データからキヤリやタイミングを再生し、DSP
２Ｂにフイードバツクをかけ、更に送信データ系
列に逆変換するためのものである。
フアクシミリ送信プログラム３Ｂ２は送信時に
おける操作パネル１１の入出力信号処理、伝送制
御、スキヤナの制御、データ圧縮処理を行うため
のものである。
おける操作パネル１１の入出力信号処理、伝送制
御、スキヤナの制御、データ圧縮処理を行うため
のものである。
以上の構成で、フアクシミリ装置に電源が投入
された待機状態においては、μ−CPU１Ａ側が
動作し、モニタプログラム３Ａ２を実行してい
る。このプログラムにより、NCU６へのリング
音による着信を検知すると、μ−CPU１Ａはフ
アクシミリ受信制御プログラム３Ａ３を実行する
と共に、μ−CPU１Ｂが復調プログラム３Ｂ１
の実行を開始する。この復調プログラム３Ｂ１に
より、受信データはNCU６からＡ／Ｄ変換器８
を経てデイジタル信号に変換され、入出力装置５
Ｂを介してμ−CPU１Ｂ側に取り込まれ、DSP
２Ｂを介して復調される。その復調された受信デ
ータは順次μ−CPU１Ａ側に転送され、μ−
CPU１Ａ側でフアクシミリ受信制御プログラム
３Ａ３に基づき元の書画情報に再生され、入出力
装置５Ａからプリンタ９に出力され、記録され
る。
された待機状態においては、μ−CPU１Ａ側が
動作し、モニタプログラム３Ａ２を実行してい
る。このプログラムにより、NCU６へのリング
音による着信を検知すると、μ−CPU１Ａはフ
アクシミリ受信制御プログラム３Ａ３を実行する
と共に、μ−CPU１Ｂが復調プログラム３Ｂ１
の実行を開始する。この復調プログラム３Ｂ１に
より、受信データはNCU６からＡ／Ｄ変換器８
を経てデイジタル信号に変換され、入出力装置５
Ｂを介してμ−CPU１Ｂ側に取り込まれ、DSP
２Ｂを介して復調される。その復調された受信デ
ータは順次μ−CPU１Ａ側に転送され、μ−
CPU１Ａ側でフアクシミリ受信制御プログラム
３Ａ３に基づき元の書画情報に再生され、入出力
装置５Ａからプリンタ９に出力され、記録され
る。
一方、μ−CPU１Ａがモニタプログラム３Ａ
２を実行中にスキヤナ１０への原稿セツトを検知
した場合は、μ−CPU１Ａは変調プログラム３
Ａ１を実行すると共に、μ−CPU１Ｂがフアク
シミリ送信制御プログラム３Ｂ２の実行を開始す
る。このフアクシミリ送信制御プログラム３Ｂ２
により、スキヤナ１０から読み取られた書画情報
は入出力装置５Ｂを介してμ−CPU１Ｂ側に取
り込まれ、順次データ圧縮されてμ−CPU１Ａ
側に転送される。その送信データは変調プログラ
ム３Ａ１に基づきDSP２Ａを介して変調され、
入出力装置５ＡからＤ／Ａ変換器７へ順次出力さ
れる。更に、そこでアナログ信号に変換されて
NCU６から回線へ送出される。
２を実行中にスキヤナ１０への原稿セツトを検知
した場合は、μ−CPU１Ａは変調プログラム３
Ａ１を実行すると共に、μ−CPU１Ｂがフアク
シミリ送信制御プログラム３Ｂ２の実行を開始す
る。このフアクシミリ送信制御プログラム３Ｂ２
により、スキヤナ１０から読み取られた書画情報
は入出力装置５Ｂを介してμ−CPU１Ｂ側に取
り込まれ、順次データ圧縮されてμ−CPU１Ａ
側に転送される。その送信データは変調プログラ
ム３Ａ１に基づきDSP２Ａを介して変調され、
入出力装置５ＡからＤ／Ａ変換器７へ順次出力さ
れる。更に、そこでアナログ信号に変換されて
NCU６から回線へ送出される。
このようにフアクシミリ送受信中、変、復調処
理に関与しない方のμ−CPUをフアクシミリ送
受信制御の処理に使用することにより、μ−
CPUの使用効率が良くななり、フアクシミリ装
置全体の処理を２個のμ−CPUで行うことが可
能となる。この結果、フアクシミリ装置を更にコ
ンパクトかつ安価に構成することができるように
なる。
理に関与しない方のμ−CPUをフアクシミリ送
受信制御の処理に使用することにより、μ−
CPUの使用効率が良くななり、フアクシミリ装
置全体の処理を２個のμ−CPUで行うことが可
能となる。この結果、フアクシミリ装置を更にコ
ンパクトかつ安価に構成することができるように
なる。
また、マイクロプロセツサで制御される高速演
算装置を備えることにより、変復調処理を高速で
行うことができる。
算装置を備えることにより、変復調処理を高速で
行うことができる。
尚、上記実施例におけるフアクシミリ送受信制
御プログラム３Ａ３，３Ｂ２から、それぞれデー
タ圧縮、再生用のプログラムだけを切り離し、別
に設けるようにしてもよい。また、更にはデータ
圧縮、再生処理のみをハード的に構成してもよ
い。
御プログラム３Ａ３，３Ｂ２から、それぞれデー
タ圧縮、再生用のプログラムだけを切り離し、別
に設けるようにしてもよい。また、更にはデータ
圧縮、再生処理のみをハード的に構成してもよ
い。
以上のように、本発明によれば、CCITT勧告
の半二重通信を行うG3機として、遊んでいるμ
−CPUがなくなり、μ−CPU使用効率の高いフ
アクシミリ装置が得られる。また、従来必要とし
たフアクシミリ送受信制御用のμ−CPUを無く
し、２個のμ−CPUのみで構成できることから
小型にして経済的なフアクシミリ装置が得られ
る。
の半二重通信を行うG3機として、遊んでいるμ
−CPUがなくなり、μ−CPU使用効率の高いフ
アクシミリ装置が得られる。また、従来必要とし
たフアクシミリ送受信制御用のμ−CPUを無く
し、２個のμ−CPUのみで構成できることから
小型にして経済的なフアクシミリ装置が得られ
る。
第１図は本発明の一実施例を示すフアクシミリ
装置のブロツク構成図、第２図ａ，ｂはその
ROM内のメモリマツプ図である。 １Ａ，１Ｂ……μ−CPU、２Ａ，２Ｂ……
DSP、３Ａ，３Ｂ……ROM、４Ａ，４Ｂ……
RAM、５Ａ，５Ｂ……入出力装置、６……
NCB、７……Ｄ／Ａ変換器、８……Ａ／Ｄ変換
器、９……プリンタ、１０……スキヤナ、１１…
…操作パネル、３Ａ１……変調プログラム、３Ａ
２……モニタプログラム、３Ａ３……フアクシミ
リ受信制御プログラム、３Ｂ１……復調プログラ
ム、３Ｂ２……フアクシミリ送信制御プログラ
ム。
装置のブロツク構成図、第２図ａ，ｂはその
ROM内のメモリマツプ図である。 １Ａ，１Ｂ……μ−CPU、２Ａ，２Ｂ……
DSP、３Ａ，３Ｂ……ROM、４Ａ，４Ｂ……
RAM、５Ａ，５Ｂ……入出力装置、６……
NCB、７……Ｄ／Ａ変換器、８……Ａ／Ｄ変換
器、９……プリンタ、１０……スキヤナ、１１…
…操作パネル、３Ａ１……変調プログラム、３Ａ
２……モニタプログラム、３Ａ３……フアクシミ
リ受信制御プログラム、３Ｂ１……復調プログラ
ム、３Ｂ２……フアクシミリ送信制御プログラ
ム。
Claims (1)
- １ 送信時には送信データの変調処理を行い受信
時には受信データのデータ再生処理及び記録処理
を行う第１のマイクロプロセツサと、送信時には
原稿を読み取る読み取り処理及び読み取つたデー
タのデータ圧縮処理を行い受信時には受信データ
の復調処理を行う第２のマイクロプロセツサと、
前記第１のマイクロプロセツサの制御により変調
の演算を行う第１の高速演算装置と、前記第２の
マイクロプロセツサの制御により復調の演算を行
う第２の高速演算装置を備えたことを特徴とする
フアクシミリ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207205A JPS58108859A (ja) | 1981-12-23 | 1981-12-23 | ファクシミリ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56207205A JPS58108859A (ja) | 1981-12-23 | 1981-12-23 | ファクシミリ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS58108859A JPS58108859A (ja) | 1983-06-29 |
| JPH0369225B2 true JPH0369225B2 (ja) | 1991-10-31 |
Family
ID=16535970
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56207205A Granted JPS58108859A (ja) | 1981-12-23 | 1981-12-23 | ファクシミリ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58108859A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2991863B2 (ja) * | 1992-07-08 | 1999-12-20 | 松下電送システム株式会社 | 画像通信装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5636262A (en) * | 1979-08-31 | 1981-04-09 | Matsushita Electric Ind Co Ltd | Facsimile unit |
-
1981
- 1981-12-23 JP JP56207205A patent/JPS58108859A/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5636262A (en) * | 1979-08-31 | 1981-04-09 | Matsushita Electric Ind Co Ltd | Facsimile unit |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS58108859A (ja) | 1983-06-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6445824B2 (en) | Data transmission with receiver side control | |
| JPH0369225B2 (ja) | ||
| JP3090155B2 (ja) | 画像処理装置 | |
| JPS6239590B2 (ja) | ||
| JPH10257289A (ja) | ファクシミリ装置 | |
| JP3497315B2 (ja) | シリアルインターフェースを用いた通信方式 | |
| JP2906425B2 (ja) | ディジタル複写機のモード切替え方式 | |
| JP3482307B2 (ja) | ファクシミリ装置 | |
| JP4008587B2 (ja) | ファクシミリ通信システムと通信方法 | |
| JPS6120472A (ja) | デ−タ通信方式 | |
| JPH03166863A (ja) | ファクシミリ装置 | |
| JP3352301B2 (ja) | ファクシミリ装置 | |
| JPH04105456A (ja) | ファクシミリ装置 | |
| JP2510222B2 (ja) | ファクシミリ接続装置 | |
| JPS58114574A (ja) | 端末装置 | |
| JPS6361825B2 (ja) | ||
| JPH0556268A (ja) | フアクシミリ装置 | |
| JPH10126625A (ja) | ファクシミリ装置 | |
| JPH0397368A (ja) | ファクシミリ装置 | |
| JPH0369226B2 (ja) | ||
| JPS6154766A (ja) | フアクシミリ装置 | |
| JPH08228277A (ja) | ファクシミリ装置および通信方法 | |
| JPS62256549A (ja) | デ−タ通信装置 | |
| JPH09181873A (ja) | ファクシミリシステム | |
| JPS6066571A (ja) | ファクシミリ通信方式 |