JPH0365674B2 - - Google Patents

Info

Publication number
JPH0365674B2
JPH0365674B2 JP57231175A JP23117582A JPH0365674B2 JP H0365674 B2 JPH0365674 B2 JP H0365674B2 JP 57231175 A JP57231175 A JP 57231175A JP 23117582 A JP23117582 A JP 23117582A JP H0365674 B2 JPH0365674 B2 JP H0365674B2
Authority
JP
Japan
Prior art keywords
ground layer
layer
signal
signal line
multilayer wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP57231175A
Other languages
English (en)
Other versions
JPS59119797A (ja
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed filed Critical
Priority to JP23117582A priority Critical patent/JPS59119797A/ja
Publication of JPS59119797A publication Critical patent/JPS59119797A/ja
Publication of JPH0365674B2 publication Critical patent/JPH0365674B2/ja
Granted legal-status Critical Current

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

【発明の詳細な説明】
本発明は多層配線基板に関するもので、特に信
号層の線路の特性インピーダンスが好適範囲に設
定された多層配線基板に関するものである。 従来、ICやLSIを搭載するための多層配線基板
は銀−パラジウム、タングステンもしくはモリブ
デン等の導体ペーストをスクリーン印刷し、焼成
して形成するという厚膜生成技術が主であつた
が、最小約100μmの導体幅のため、集積回路の
高密度化傾向に適さなくなつてきた。そこで真空
蒸着、スパツタリング等の薄膜生成技術及びエツ
チング技術を基板上の微細な配線パターンの形成
に適用すると導体幅が約25μmまで小さく出来、
高密度で微細な配線パターンを有した多層配線基
板が得られるようになつた。 加うるに、半導体素子の高速化に伴い、前記配
線パターンの絶縁層は低誘電率であることが要求
される。 即ち、線路を伝わる信号の伝搬遅延(Tpd)は Tpd=(1/Co)√L Co:光の速度 εr:誘電体の比誘電率 L:線路の長さ で表わされ、そこでTpdを小さくし、信号の伝搬
速度を高めるためには誘電率の低い物質を絶縁体
として用いる必要があり、例えばポリイミド、ブ
タジエンゴム等の有機高分子は2.5〜3.5の低い誘
電率を示し、この点優れている。 そこで、これらの有機高分子を絶縁層として使
用し、真空蒸着、スパツタリング等の薄膜生成技
術及びエツチング技術により微細な配線パターン
を形成した多層配線基板は高速デバイス用半導体
パツケージとして好適になるが、この高速デバイ
ス用半導体パツケージは線路の特性インピーダン
ス(Zo)を所定値に設定する必要があり、この
特性インピーダンス(Zo)がデバイス側から要
求される値(通常、約50〜125Ωである)と異な
ると、信号の反射、減衰等が発生し、信号伝送特
性が著しく劣化する。 第1図は従来の高速デバイス用半導体パツケー
ジの要部構造を一部切断して示す斜視図であり、
セラミツク基板1上にグランド層2を半導体素子
の搭載部3を除いて形成され、その上に、ポリイ
ミド、ブタジエンゴム等の有機高分子から成る絶
縁層4を介して信号線5が配置される。 尚、グランド層2及び信号線5は薄膜生成技術
とエツチング技術により、また、絶縁層4はスピ
ン法、スプレー報、印刷法等により形成される。 この例によると信号線5の特性インピンダンス
(Zo)を50〜125Ωにするため、絶縁層4の層厚を
大きくしながら整合していた。 即ち、前記特性インピーダンス(Zo)は信号
線とグランド層との案の静電容量Cとの関係で Zo=a(1/C)+b a、b:定数 として表わされるが、第1図に示した多層配線基
板では所定の特性インピーダンスに達していない
ため、グランド層2と信号線5の間隔を大きくし
て静電容量Cを小さくし、よつて、Zoを所定の
特性インピーダンスまで大きくしてきた。そのた
め、絶縁層4の層厚が大きくなり、前記有機高分
子の使用量が大幅に大きくなつていた。 本発明者等は上記事情に鑑み、薄膜生成技術及
びエツチング技術により高密度で微細な配線パタ
ーンを形成して高密度集積回路を提供するのに加
え、グランド層と信号層との間隔を良絶縁性を有
する範囲内で小さくしつつ、信号線を好適な特性
インピーダンスに設定し、その結果、多量の絶縁
材料を使用しないで信号伝送特性を向上せしめた
多層配線基板を提供することを目的としている。 本発明によれば絶縁基板上に薄膜生成技術及び
エツチング技術により、グランド層及び信号層が
絶縁層を介して積層された多層配線基板におい
て、前記グランド層が複数の線条に形成され、且
つ前記信号層はこのグランド層に垂直に投影され
たとき、グランド層の外周の内部に位置するよう
に形成されたことを特徴とする多層配線基板が提
供される。 以下、本発明を詳細に説明する。 グランド層と信号層の間隔を無駄に大きくしな
いため30μm以下がよく、好ましくは5〜20μm
に設定し、且つグランド層を複数の線条に形成す
るに鑑み、本発明者等は網目状のグランド層、も
しくは信号層の線路間中間部の下側に、この線路
に沿つて線条に形成されたグランド層に係り、信
号層はこのグランド層に垂直に投影されたとき、
グランド層の外周の内部に位置し、よつて各信号
線に対し静電的にほぼ均等に配向するように形成
した。 次に実施例として第2図により説明する。 第2図は本発明多層配線基板の要部構造を一部
切断して示す斜視図であり、同図中、第1図と同
一部分には同一符号が付してある。 セラミツク基板1上に、ほぼ均一な網目状にな
るように半導体素子の搭載部3を除いて銅から成
るグランド層6を薄膜生成技術及びエツチング技
術により形成し、このグランド層6の外周に囲ま
れた面積に対して、グランド層6の配設された導
体面積の割合(以下、導体比率という)を21.1%
とした。このグランド層6上にポリイミド(εr
3.5)から成る絶縁層4を層厚10μm、もしくは
18.5μmとしてスピン法、スプレー法、印刷法等
によりグランド層6を覆うように形成し、次に銅
から成る信号線5を薄膜生成技術及びエツチング
技術により積層し、その際、各々の信号線5に対
するグランド層6の静電的な影響を均一にするた
め、信号線5から成る信号層はグランド層6に垂
直に投影されたとき、このグランド層6の外周の
内部に位置するように形成し、ここでグランド層
6の外周6aとは網目状グランド層6の最も外部
に位置する線条に相当する。この信号線5は厚み
を9.5μmとし、第1表に示す通り、導体幅を変え
て信号線5の特性インピーダンスを測定し、その
結果を第1表に示した。また、従来のグランド層
2(導体比率100%)も他は上記と同じ条件のも
とで測定し、その結果も第1表に示した。
【表】 第1表から明らかなように、本実施例による信
号線の特性インピーダンスは信号線の導体幅が同
じであつても従来例より、数10Ω程大きく出来、
このことにより、信号線とグランド層の間隔(い
わゆる絶縁層の層厚)及び信号線の厚みが所定の
大きさに決められると、従来例と比べ、信号線の
特性インピーダンスが増大傾向を示すことが判つ
た。 そして、薄膜生成技術及びエツチング技術によ
り信号線の導体幅は25μmまで小さく出来たが、
この導体幅では前記特性インピーダンスが大幅に
大きくなつても従来例では依然、所望の特性イン
ピーダンスに満たない時もあり、尚且つ、この導
体幅が小さくなつたことに対し導体抵抗が大きく
なり、これが信号の反射、減衰等の原因になり、
信号線の特性インピーダンスを所定値に整合する
ため、むやみに導体幅を小さくすることは出来な
かつた。ところが上記欠点に対しても、本実施例
では従来例と同じ導体幅でも大きな特性インピー
ダンスが得られるため、所望の特性インピーダン
スを得るため信号線の導体幅を小さくする必要が
なくなつた。 また、本発明実施例のグランド層は網目状にし
たが、グランド層の変形態様として第3図のよう
に各信号線の線路間中間部の下側にの線路に沿つ
て線条に形成されたグランド層を設けてもよい。 第3図は多層配線基板の要部構造を一部切断し
て示す斜視図であり、同図中、第1図及び第2図
と同一部分には同一符号が付してある。 前記実施例と同様に、セラミツク基板1上に線
条のグランド層7、絶縁層4及び信号線5を順次
積層して成る本例においては、信号線5からなる
信号層がグランド層7に垂直に投影されたとき、
グランド層7のそれぞれの線条の外先端を結ぶ外
周7aの内部に位置するように形成した。 そして、信号線5の導体幅を120μm、信号線
5の厚さを7.8μm、信号線5とグランド層7の間
隔を16μmとし、導体幅120μmの線条のグランド
層7を各信号線5の線路間ほぼ中間部の下側にこ
の線路に沿つて線条に形成した場合、この信号線
の特性インピーダンスは62.8Ωとなつた。ところ
が比較例として、他は同条件のもとで従来のグラ
ンド層(導体比率100%)の場合、信号線の特性
インピーダンスは32.5Ωとなり、この特性インピ
ーダンス増大傾向により、上述と同じ効果を奏す
ることは自明であろう。 尚、本発明のグランド層に係り、信号層はこの
グランド層に垂直に投影されたとき、このグラン
ド層の外周の内部に位置するように形成され、い
ずれの信号線に対し静電的にほぼ均等な影響を及
ぼす限り、前記のような網目状、もしくは信号層
の線路間中間部の下側に、前記信号層の線路に沿
つて形成された複数の線条形状以外、波形状等任
意の形状が取りうることは言うまでもない。 以上の通り、本発明の多層配線基板では薄膜生
成技術及びエツチング技術により高度な微細配線
パターンが形成されるという効果に加えて、グラ
ンド層と信号層の間隔を良絶縁性を有する範囲内
で小さくしつつ、信号線を好適な特性インピーダ
ンスに設定することが可能となり、その結果、多
量の絶縁材料を使用しないで信号伝送特性を向上
せしめた多層配線基板が提供できることになつ
た。
【図面の簡単な説明】
第1図は従来の多層配線基板の要部構造を一部
切断して示す斜視図であり、第2図及び第3図は
それぞれ本発明多層配線基板及びその変形態様を
表わし、いずれも要部構造を一部切断して示す斜
視図である。 1……セラミツク基板、2,6,7……グラン
ド層、4……絶縁層、5……信号線、6a,7a
……グランド層の外周。

Claims (1)

  1. 【特許請求の範囲】 1 絶縁基板上に薄膜生成技術及びエツチング技
    術により、グランド層及び信号層が絶縁層を介し
    て積層された多層配線基板であつて、前記絶縁層
    は誘電率が5.0以下の電気絶縁材料から成り、且
    つ前記グランド層は複数の線条に形成されるとと
    もに信号層が前記グランド層に垂直に投影したと
    き、該グランド層の外周の内部に位置するように
    形成され、更に信号層とグランド層の間隔が5乃
    至20μmであることを特徴とする多層配線基板。 2 前記グランド層が網目条に形成されたことを
    と特徴とする特許請求の範囲第1項記載の多層配
    線基板。 3 前記グランド層が前記信号層の線路間中間部
    の下側に、前記信号線の線路に沿つて線条に形成
    されたことを特徴とする特許請求の範囲第1項記
    載の多層配線基板。
JP23117582A 1982-12-25 1982-12-25 多層配線基板 Granted JPS59119797A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP23117582A JPS59119797A (ja) 1982-12-25 1982-12-25 多層配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP23117582A JPS59119797A (ja) 1982-12-25 1982-12-25 多層配線基板

Publications (2)

Publication Number Publication Date
JPS59119797A JPS59119797A (ja) 1984-07-11
JPH0365674B2 true JPH0365674B2 (ja) 1991-10-14

Family

ID=16919488

Family Applications (1)

Application Number Title Priority Date Filing Date
JP23117582A Granted JPS59119797A (ja) 1982-12-25 1982-12-25 多層配線基板

Country Status (1)

Country Link
JP (1) JPS59119797A (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH085579Y2 (ja) * 1990-02-08 1996-02-14 新光電気工業株式会社 薄膜配線基板

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416284U (ja) * 1977-07-04 1979-02-02
JPS55108797A (en) * 1979-02-13 1980-08-21 Hitachi Ltd Circuit board

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53138162U (ja) * 1977-04-08 1978-11-01

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5416284U (ja) * 1977-07-04 1979-02-02
JPS55108797A (en) * 1979-02-13 1980-08-21 Hitachi Ltd Circuit board

Also Published As

Publication number Publication date
JPS59119797A (ja) 1984-07-11

Similar Documents

Publication Publication Date Title
US4673904A (en) Micro-coaxial substrate
KR940006510B1 (ko) 저온 소성 세라믹에 의한 스트립라인 차폐 구조물
JP3234556B2 (ja) 回路ボードの信号線路インピーダンスの制御方法及び装置
US6765298B2 (en) Substrate pads with reduced impedance mismatch and methods to fabricate substrate pads
KR100283508B1 (ko) 양방향 임피던스가 제어된 비고형 기준면
JPH1154921A (ja) 多層配線基板
JPH05235612A (ja) 異なる寸法の伝送構造間の一定インピーダンス転移部
JPH04267586A (ja) 同軸配線パターンおよびその形成方法
JPH08506696A (ja) 遮蔽グリッドを含む回路基板配列およびその構成
JPH05266808A (ja) 空中経路によって補償されたマイクロ波装置
JP5172341B2 (ja) 基板アッセンブリ、多層回路板アッセンブリ、ボール・グリッド・アレーパッケージ、電子アッセンブリ、基板アッセンブリ内の寄生容量を最小にする方法および基板アッセンブリを製造する方法
US4114120A (en) Stripline capacitor
JPH04255292A (ja) 薄膜回路基板及びその製造方法
JPH11163539A (ja) 多層配線基板
US20040241401A1 (en) Capacitor having improved electrodes
JPH0365674B2 (ja)
JPH0525194B2 (ja)
JPH0137879B2 (ja)
JPH07106759A (ja) 薄膜多層基板
JPH03158002A (ja) 半導体装置
JP4161577B2 (ja) 電気配線板
JPH08307063A (ja) 電気回路基板及びその製造方法
JPH0680964B2 (ja) ストリップラインを有する回路装置
JPH09260797A (ja) 配線基板
JPH0624223B2 (ja) マイクロ波集積回路装置