JPH0364911B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は、主として非同期で動作するシステ
ム間でデータ伝送を行なうデータ伝送装置に関
し、特にその合流部の構成に関するものである。 〔従来の技術〕 従来、非同期システム間でデータ伝送を行なう
方法としては、FIFO（フアーストイン・フアース
トアウト）メモリをシステム間のバツフアとして
用いる方法が一般的であつた。ところがこの
FIFOメモリは単にデータのバツフア機能を有す
るだけであるので、このようなFIFOメモリを非
同期システム間のデータ伝送に用いるようにする
と複数の非同期システムを直列的にしか接続する
ことができず、そのためFIFOメモリに接続され
た全体システムは単純なカスケード接続によるパ
イプライン処理機能を構築するにすぎず、その自
由度が極めて低いという問題点があつた。 これに対し、本件出願人は非同期システム間を
接続して全体システムを構築する際に、大きな自
由度を与えることのできるデータ伝送装置を開発
し出願している（特願昭60−33035号、特願昭60
−33036号参照）。以下、このデータ伝送装置につ
いて説明する。 第３図は上記データ伝送装置のシステムを示す
図であり、図において、５はデータ伝送路、２ａ
〜２ｃは分岐部、３ａ〜３ｃは合流部、１ａ〜１
ｃは処理要素、４はインタフエースである。 このような装置において、外部系からインタフ
エース４を介して流入するパケツトデータはネツ
トワーク要素３ａ及び２ａ〜２ｃの間を巡回しな
がら処理要素１ａ〜１ｃのいずれかに到達し、該
処理要素１ａ〜１ｃで分散処理された後、ネツト
ワーク要素３ｂ及び３ｃによつて処理結果が収集
され、インタフエース４を介して再び外部系へ送
出される。 ここで、第４図に上記データ伝送路に用いられ
る非同期自走式シフトレジスタの一例を示す。こ
の非同期自走式シフトレジスタとは、入力された
データが次段のレジスタの空いていることを条件
としてシフトクロツクを用いずに自動的に出力方
向へシフトされていくようなレジスタをいい、デ
ータのバツフア機能を有するものである。そして
この非同期自走式シフトレジスタの各段は、並列
データラツチＬとこの並列データラツチに立上り
エツジトリガを与える転送制御回路Ｃ（以下、Ｃ
素子と称す）とから構成されている。また上記Ｃ
素子は例えば第５図に示すように、３入力
NAND回路Ｃ１１及び２入力NAND回路Ｃ１
２，Ｃ１３により構成されている。なお図では
INIT信号は省略している。 ここで、上記Ｃ素子は、P0、P3の２つの入力
を受け、P1，P2に２つの出力を出すものであり、
Ｃ素子の内部状態はこの４つの信号の状態によつ
て決定され、下記の表１に示すように、S₀〜S₈の
９状態をとる。なお、以下の説明では、論理値の
「０」、「１」は、それぞれ信号値のローレベル、
ハイレベルに相当する。

〔発明が解決しようとする問題点〕

しかるにこのようなデータ伝送装置では、デー
タの合流に際し、本線上のデータの流れを阻害し
てしまうことがある。即ち、パケツトデータは、
通常それを構成する各ワードデータが所定の段数
離れた状態で転送されており、従つて合流パケツ
トの先頭が本線に合流した後、該パケツトの後方
ワードが到着しないとき、本線と合流線とがいつ
までも切り換え制御されず、本線上のデータの流
れが阻害されてしまうのである。 また相当の時間の後、後方ワードが到着して合
流を完了したとしても、そのときこのパケツトの
先頭ワードはこの時間に相当する段数分前進して
おり、この１パケツトが不用に本線のバツフア機
能を長く占有することになり、本線のバツフア容
量を実効的に低下させてしまう。 この発明は、かかる点に鑑みてなされたもの
で、本線上のデータの流れを阻害することなく、
しかも可変語長のパケツトをすばやく合流させる
ことのできるデータ伝送装置を提供することを目
的としている。 〔問題点を解決するための手段〕 この発明に係るデータ伝送装置は、データラツ
チ及びＣ素子からなる自走式シフトレジスタを用
いてデータ伝送路を構成したものにおいて、その
合流部に、入力データ伝送路上の空き状態を監視
する空きバツフア監視手段と、合流データ伝送路
の該伝送路を通過するパケツト長に応じた位置に
トラツプを設定するトラツプ設定手段と、この設
定されたトラツプに最終ワードが到着し、かつ入
力データ伝送路上に所定の空きバツフアが存在す
るとき合流許可信号を発生する合流許可信号発生
手段とを設けたものである。 〔作用〕 この発明においては、パケツトの合流に際し、
そのパケツト長に応じて最終ワードの到着を検知
するトラツプの位置が変更され、該設定されたト
ラツプにパケツトの最終ワードが到着し、かつ入
力データ伝送路に該パケツト長に相当する空き領
域が存在するとき合流が許可され、これにより可
変語長のパケツトがパツクされた状態で、本線の
データの流れを阻害することなく合流する。 〔実施例〕 以下、本発明の実施例を図について説明する。
本発明の一実施例によるデータ伝送装置の全体構
成及び分岐部の構成は、それぞれ第３図及び第７
図に示したものと同様であるのでその説明は省略
し、以下合流部について説明する。 第１図は本発明の一実施例による合流部のブロ
ツク図であり、図中、第８図と同一符号は同一又
は相当部分を示している。８５は入力データ伝送
路１０の空き状態を監視して空きバツフア検知信
号を出力する空きバツフア監視手段であり、これ
はデータラツチ及びＣ素子を含む各伝送路のP2
出力の反転信号、即ち第５図で示すＣ１３の出力
及びその次段のゲート出力を２入力とするAND
ゲード８５ａ〜８５ｄからなり、これにより空き
領域の長さ、即ち空きバツフアの段数が検知され
るようになつている。また、８６は伝送路の各段
毎に設けられた合流許可制御回路であり、これは
合流パケツトのパケツト長に応じてトラツプを設
定するトラツプ設定手段、及び設定されたトラツ
プにてパケツトの最終ワードを検知し、かつ上記
空きバツフア検知信号を受けたとき合流許可信号
を発生する合流許可信号発生手段から構成されて
いる。 第２図は上記合流制御回路８６の回路構成例を
示したもので、ラツチ８７、デコーダ８９、及び
比較回路９０により上記トラツプ設定手段が、ま
たANDゲート９１、RSフリツプフロツプ９２、
ANDゲート９３、及びオープンコレクタインバ
ータ９４により上記合流許可信号発生手段が構成
されている。そして各合流許可制御回路のオープ
ンコレクタインバータ９４の出力はワイヤード
OR接続されて、その反転信号が合流制御部６０
に入力されている。 また本実施例における合流制御部６０の回路構
成例としては、第８図に示したものとほぼ同様の
ものが考えられる。即ち、第８図の合流制御部６
０において、空きバツフア監視部８０を省略し
て、その出力に代わつて上記合流許可信号を
ANDゲート６３に接続し、また同合流制御部６
０のANDゲート６３の反転信号を、第２図の合
流許可制御回路８６のRSフリツプフロツプ９２
のリセツト入力に接続すればよい。 次に動作について説明する。 合流制御の動作は前記従来例で示した動作とほ
ぼ同様であるが、本実施例では、本線上の空き状
態を監視するだけでなく、合流パケツトの最終ワ
ードが所定位置に到着したことを検知して合流パ
ケツトがそろつた、即ちパツクされたということ
をも検知して合流許可を行なうようにしている。
そしてさらに本実施例では、可変語長のパケツト
にも対応すべく、パケツトの最終ワードの検知す
る位置を該パケツト長に応じて変更するようにし
ている。 第１図及び第２図を用いて合流許可までの動作
をより詳細に説明する。ここで、パケツトデータ
の先頭ワード中の所定のビツトフイールドには、
当該パケツトが何ワードで構成されるものかを示
すデータが挿入されているものとする。合流デー
タ伝送路７０上をパケツトが伝送され、その先頭
ワードが例えば伝送路７０ｃの段まで達すると、
この段のノードＦ（BOP）が「０」から「１」に
変化する（第２図参照）。これに呼応して先頭ワ
ード中の当該パケツトのワード数を表わすデータ
がラツチ８７にラツチされる。このラツチされた
データはデコーダ８９でデコードされ、比較回路
９０に入力される。比較回路９０には、予め比較
データが格納されており、このデータと上記パケ
ツト長を表わすデータとが比較され、一致が検出
されれば「１」が出力されて、この段にトラツプ
が設定されることとなる。即ちこの例では第１図
の合流制御回路８６ｃにトラツプが設定されたこ
ととなる。この状態では、ANDゲート８５ｂの
出力が「１」、即ち上記トラツプの設定された合
流制御回路８６ｃに相当する空き領域が検知され
ても合流は許可されない。 そして次に、当該パケツトの最終ワードが伝送
されてきて伝送路７０ｃの段に達すると、ノード
Ｇ（EOP）は「０」から「１」となり、これによ
りANDゲート９１の２入力が「１」となつてそ
の出力も「１」となり、これによりRSフリツプ
フロツプ９２がセツトされる。この状態で、本線
側に当該段に相当する空き、即ち３段の空きバツ
フアが存在すればANDゲート９３及びインバー
タ９４を介して合流許可信号「０」が出力され
る。この信号の反転出力は合流制御部６０（第８
図の従来回路におけるANDゲート６３）に入力
され、従来同様の合流制御動作が行なわれる。 そして合流が開始すれば、合流制御部６０から
合流決定信号、即ちANDゲート６３の反転信号
が各合流許可制御回路８６に与えられ、該各回路
８６内のRSフリツプフロツプ９２がリセツトさ
れる。 このような本実施例装置では、データの合流に
際し、合流パケツトの最終ワードが所定の位置に
到着したことを検知し、かつ本線上にこの最終ワ
ードの位置、即ちパケツト長に相当する空き領域
が存在することを確認して合流を許可するように
したので、合流パケツトはパツクされた状態で合
流することとなり、合流がすばやく行なわれ、本
線上の流れを阻害するのを防止することができ
る。 また本実施例では、合流線路上をパケツトの先
頭ワードが通過する時に、その先頭ワードの内容
に応じた位置に最終ワードに対するトラツプを設
定するようにしたので、可変語長のパケツトを合
流させる際にも、上記同様に各パケツトをパツク
した状態で合流させることができる。 なお、上記実施例では合流側の伝送路と本線側
の伝送路の対応する段数を１対１としたが、必ず
しもこのように設定する必要はなく、合流側のパ
ケツトはパツクされており、本線側のパケツトは
ワード間に相当の間隔を保持しつつ伝搬している
ことを考慮するならば、合流側と本線側の段数の
対応関係を例えば１対２としてもよい。 また、上記実施例では非同期システム間でデー
タ伝送を行なう場合について説明したが、本発明
は同期システム間でデータ伝送を行なう場合につ
いても同様に適用でき、この場合はＣ素子を同期
型のものとすればよい。 〔発明の効果〕 以上のように、本発明によれば、データラツチ
及びＣ素子からなる自走式シフトレジスタを用い
てデータ伝送路を構成してなるデータ伝送装置に
おいて、パケツトの合流に際し、合流線路上をパ
ケツトの先頭ワードが通過する時に、その内容に
応じてトラツプを設定し、該トラツプに最終ワー
ドが到達し、かつ本線上に該パケツト長に相当す
る空き領域が存在するとき合流を許可するように
したので、可変語長のパケツトをパツクした状態
ですばやく合流させることができ、該合流動作に
よる本線上のデータの流れの阻害を防止できる効
果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータ伝送装
置の合流部のブロツク図、第２図は該合流部の合
流許可制御回路の一構成例を示す図、第３図は本
件出願人の既に開発したデータ伝送装置の全体構
成図、第４図は該装置の伝送路を構成する非同期
自走式シフトレジスタの構成例を示す概略ブロツ
ク図、第５図はそのＣ素子の具体的な回路構成の
一例を示す図、第６図はＣ素子の状態遷移を示す
図、第７図は第３図に示す分岐部の具体的な回路
構成例を示す図、第８図は従来の合流部の具体的
な回路構成例を示す図である。 １０……入力データ伝送路、２０……出力デー
タ伝送路、３０……分岐データ伝送路、６０……
合流制御部、７０……合流データ伝送路、８５…
…空きバツフア監視手段、８６……合流許可制御
回路、８７……ラツチ、９１……ANDゲート、
８９……デコーダ、９０……比較回路、９２……
RSフリツプフロツプ、９３……ANDゲート、９
４……オープンコレクタインバータ。なお、図中
同一符号は同一又は相当部分を示す。

Claims (1)

【特許請求の範囲】
1. １ 入力データ伝送路、出力データ伝送路、分岐
   データ伝送路、及び合流データ伝送路が、複数の
   データ記憶手段及び隣接段の転送制御回路からの
   制御信号に応じて自段のデータ記憶手段を制御す
   る各段の転送制御回路からなるシフトレジスタを
   用いて構成されてなるデータ伝送装置であつて、
   入力データ伝送路上の空き状態を監視して空きバ
   ツフア検知信号を出力する空きバツフア監視手段
   と、合流データ伝送路上をパケツトデータの先頭
   ワードが通過するときその先頭ワードの内容に応
   じた該合流データ伝送路上の位置にトラツプを設
   定するためのトラツプ設定手段と、上記設定され
   たトラツプに上記パケツトの最終ワードが到着し
   たことを検知しかつ上記空きバツフア検知信号に
   より該パケツト長に相当する空きバツフアが上記
   入力データ伝送路に存在することを検知して合流
   許可信号を発生する合流許可信号発生手段とを備
   えたことを特徴とするデータ伝送装置。