JPH0364912B2 - - Google Patents

Description

【発明の詳細な説明】

〔産業上の利用分野〕 この発明は、主として非同期で動作するシステ
ム間でデータ伝送を行なうデータ伝送装置に関
し、特にその合流部の構成に関するものである。 〔従来の技術〕 従来、非同期システム間でデータ伝送を行なう
方法としては、FIFO（フアーストイン・フアース
トアウト）メモリをシステム間のバツフアとして
用いる方法が一般的であつた。ところがこの
FIFOメモリは単にデータのバツフア機能を有す
るだけであるので、このようなFIFOメモリを非
同期システム間のデータ伝送に用いるようにする
と複数の非同期システムを直列的にしか接続する
ことができず、そのためFIFOメモリに接続され
た全体システムは単純なカスケード接続によるパ
イプライン処理機構を構築するにすぎず、その自
由度が極めて低いという問題があつた。 これに対し、本件出願人は非同期システム間を
接続して全体システムを構築する際に、大きな自
由度を与えることのできるデータ伝送装置を開発
し出願している（特願昭60−33035号、特願昭60
−33036号参照）。以下、このデータ伝送装置につ
いて説明する。 第１図は上記データ伝送装置のシステムを示す
図であり、図において、５はデータ伝送路、２ａ
〜２ｃは分岐部、３ａ〜３ｃは合流部、１ａ〜１
ｃは処理要素、４はインタフエースである。 このような装置において、外部系からインタフ
エース４を介して流入するパケツトデータはネツ
トワーク要素３ａ及び２ａ〜２ｃの間を巡回しな
がら処理要素１ａ〜１ｃのいずれかに到達し、該
処理要素１ａ〜１ｃで分散処理された後、ネツト
ワーク要素３ｂ及び３ｃによつて処理結果が収集
され、インタフエース４を介して再び外部系へ送
出される。 ここで、第６図に上記データ伝送路に用いられ
る非同期自走式シフトレジスタの一例を示す。こ
の非同期自走式シフトレジスタとは、入力された
データが次欲のレジスタの空いていることを条件
としてシフトクロツクを用いずに自動的に出力方
向へシフトされていくようなレジスタをいい、デ
ータのバツフア機能を有するものである。そして
この非同期自走式シフトレジスタの各段は、並列
データラツチＬとこの並列データラツチに立上り
エツジトリガを与える転送制御回路Ｃ（以下、Ｃ
素子と称す）とから構成されている。また上記Ｃ
素子は例えば第７図に示すように、３入力
NAND回路Ｃ１１及び２入力NAND回路Ｃ１
２，Ｃ１３により構成されている。なお図では初
期化のためのINIT信号は省略している。 ここで、上記Ｃ素子は、Ｐ０，Ｐ３の２つの入
力を受け、Ｐ１，Ｐ２に２つの出力を出すもので
あり、Ｃ素子の内部状態はこの４つの信号の状態
によつて決定され、下記の表１に示すように、S₀
〜S₈の９状態をとる。なお、以下の説明では、論
理値の「０」，「１」は、それぞれ信号値のローレ
ベル、ハイレベルに相当する。

〔発明が解決しようとする問題点〕

しかるにこのようなデータ伝送装置では、デー
タの合流に際し、本線上のデータの流れを阻害し
てしまうことがある。即ち、パケツトデータは、
通常それを構成する各ワードデータが所定の段数
離れた状態で転送されており、従つて合流パケツ
トの先頭が本線に合流した後、該パケツトの後方
ワードが到着しないとき、本線と合流線とがいつ
までも切り換え制御されず、本線上のデータの流
れが阻害されてしまうのである。 この発明は、かかる点に鑑みてなされたもの
で、本線上のデータの流れを阻害することなく、
合流動作をすばやく行なうことのできるデータ伝
送装置を提供することを目的としている。 〔問題点を解決するための手段〕 この発明に係るデータ伝送装置は、データラツ
チ及びＣ素子からなる自走式シフトレジスタを用
いてデータ伝送路を構成したものにおいて、その
合流部に、本線上の空き状態を検知する空きバツ
フア検知手段と、合流データ伝送路の所定位置に
て最終ワードを検知する最終ワード検知手段とを
設け、本線に空きがあり、かつ合流パケツトの最
終ワードが所定位置に到着したとき合流を許可す
るようにしたものである。 〔作用〕 この発明においては、パケツトデータの合流に
際し、合流部の停止位置まで合流パケツトの先頭
が来て、かつその最終ワードが所定の位置まで来
たとき該合流パケツトはそろつたと判断し、この
とき本線に空きがあることを確認して合流が許可
される。 〔実施例〕 以下、本発明の実施例を図について説明する。
本発明の一実施例によるデータ伝送装置の全体構
成、及び分岐部の構成は、それぞれ第１図及び第
９図で示したものと同様であるのでその説明は省
略し、以下、合流部について説明する。 第２図は本発明の一実施例による合流部のブロ
ツク図を示し、図中第１０図と同一符号は同一又
は相当部分を示している。９０は合流パケツトの
最終ワードの到着を検知する最終ワード検知手段
であり、これは該最終ワードを合流部の停止位置
より１〜所定ワード数後方に検知したとき合流パ
ケツトはそろつたと判断して、パツク信号を出力
するものである。そして本実施例における合流制
御部６０は、このパツク信号及び空きバツフア監
視部８０の監視結果に応じて合流制御を行なうよ
うになつている。 第３図に上記合流部の具体的な回路構成の要部
を示している。ここで、この例ではパケツトは２
ワードからなるものとする。図中、９０は最終ワ
ード検知手段としてのORゲートであり、そのゲ
ート出力（パツク信号）は合流制御部６０の
ANDゲート６３に入力されている。 次に動作について説明する。 合流制御の動作は前記従来例で示した動作とほ
ぼ同様であるが、本実施例では、本線上の空きだ
けでなく、合流パケツトの最終ワードが所定位置
に到着したことをも検知して、即ち合流パケツト
がそろつた（パツクされた）ということをも判断
して合流許可を行なうようにしている。 第３図及び第１０図を用いて合流許可までの動
作をより詳細に説明すると、まず本線上にデータ
が存在しないとき、空きバツフア監視部８０の出
力は「１」となり、また合流データ伝送路７０に
パケツトの先頭が到着するとノードＡが「１」と
なる。本実施例では、この状態ではまだ合流は許
可されない。そして合流パケツトの最終ワードが
データラツチ７１ｂに到着してノードＧが「１」
となつたとき、ORゲート９０の出力（パツク信
号）も「１」となり、この結果ANDゲート６３
の入力は全て「１」となつてその出力が「１」と
なる。これによりSRフリツプフロツプ６４ｂが
セツトされ、合流データ伝送路７０に対しては、
該SRフリツプフロツプ６４ｂから４入力NAND
ゲート６６ｂへの入力が「１」となり、Ｃ素子６
２ｂが他のＣ素子と同様の動作を行なうようにな
る。またこれと同時にデータラツチ６１ｂが出力
可能になるので、合流データ伝送路７０上のパケ
ツトはパツクされた形で本線に合流する。 このときの入力データ伝送路１０の制御、及び
合流完了後の動作は前記従来例で説明したのと同
様である。 このような本実施例装置では、データの合流に
際し、合流パケツトの最終ワードが所定の位置に
到着したことを検知し、かつ本線上に空きバツフ
アが存在することを確認して合流を許可するよう
にしたので、合流パケツトはパツクされた状態で
合流することとなり、合流動作はすばやく行なわ
れ、本線上のデータの流れが阻害されることはな
い。 ここで、合流パケツトの最終ワードの検知位置
をデータラツチ７１ｂの段としたのは、データが
転送されている状態では、この位置まで最終ワー
ドが到着すればほぼパツクされたと見てよいから
であり、合流パケツト（２ワードパケツト）が完
全に停止した状態では、勿論最終ワードはデータ
ラツチ７１ａの段で検知されることとなる。 第４図は本発明の他の実施例を示し、これは並
列データラツチの間にＣ素子を２段設けて伝送路
を構成し、該装置に本発明の合流部を適用したも
のである。このような構成は、データの転送速度
に対してＣ素子間の制御信号の方が速い場合等に
有効なものであり、その動作については上記実施
例と同様である。なお、本実施例のように構成す
る場合は、各Ｃ素子は第５図ａに示すような回路
構成とするのが望ましい。さらにＣ素子の構成と
しては各種の構成が考えられ、例えば第５図ｂに
示すように、２入力NANDゲートＣ１４，Ｃ１
５，Ｃ１６、負論理入力ORゲートＣ１７、イン
バータＣ１８によつて構成してもよい。 なお、上記実施例ではパケツトのワード数を２
ワードとしたが、このパケツトのワード数はこれ
に限られるものではなく、３ワード以上のパケツ
トの場合にも本発明を同様に適用できるのは勿論
である。 また、上記実施例では入、出力データ伝送路の
空きバツフアを監視するようしたが、本線がルー
プ状に形成され、データが止まらないという条件
のもとでは、合流部の後方、即ち入力データ伝送
路の空きバツフアのみを監視すればよい。つま
り、上記条件のもとでは、本線における合流部の
後方の空きバツフアを監視すれば、前方のそれを
見たのと等価になるのであり、このような実施例
によれば、出力データ伝送路の空きバツフア監視
部が省略でき、回路構成が簡単化される。 また、上記実施例では、非同期システム間でデ
ータ伝送を行なう場合について説明したが、本発
明は同期システム間でデータ伝送を行なう場合に
ついても同様に適用でき、この場合はＣ素子を同
期式制御素子とすればよい。 〔発明の効果〕 以上のように、本発明によれば、データラツチ
及びＣ素子からなる自走式シフトレジスタを用い
てデータ伝送路を構成してなるデータ伝送装置に
おいて、データの合流に際し、本線に空きがあ
り、かつ合流データ伝送路の所定位置で最終ワー
ドの到着を検知して合流パケツトがそろつたと判
断した後合流を許可するようにしたので、合流動
作をすばやく行なわせることができ、従つて合流
時に本線上のデータの流れを阻害することを防止
できる効果がある。

【図面の簡単な説明】

第１図は本発明の一実施例によるデータ伝送装
置の全体構成図、第２図はその合流部のブロツク
構成図、第３図はその合流部の具体的な回路の要
部構成図、第４図は本発明の他の実施例を示す
図、第５図ａ，ｂはＣ素子の回路構成例を示す
図、第６図は本件出願人の既に開発したデータ伝
送装置の伝送路を構成する非同期自走式シフトレ
ジスタの構成例を示す概略ブロツク図、第７図は
そのＣ素子の具体的な回路構成の一例を示す図、
第８図はＣ素子の状態遷移を示す図、第９図は本
件出願人の既に開発したデータ伝送装置の分岐部
の具体的な回路構成を示す図、第１０図はその合
流部の具体的な回路構成例を示す図である。 ２０……出力データ伝送路、３０……分岐デー
タ伝送路、６０……合流制御部、７０……合流デ
ータ伝送路、８０……空きバツフア監視部、９０
……最終ワード検知手段。なお図中同一符号は同
一又は相当部分を示す。

Claims (1)

1. 【特許請求の範囲】 １ 入力データ伝送路及び出力データ伝送路から
   なる本線データ伝送路、分岐データ伝送路、及び
   合流データ伝送路が、複数のデータ記憶手段及び
   隣接段の転送制御回路からの制御信号に応じて自
   段のデータ記憶手段を制御する各段の転送制御回
   路からなるシフトレジスタを用いて構成されてな
   るデータ伝送装置であつて、 上記本線に所定の空きバツフアが存在するとき
   空き検知信号を出力する空きバツフア検知手段
   と、 上記合流データ伝送路の合流側端から所定ワー
   ド数の位置に合流パケツトデータの最終ワードが
   到着したときパツク信号を出力する最終ワード検
   知手段とを有し、 上記空き検知信号及びパツク信号を受けたとき
   上記合流パケツトデータの本線への合流を許可す
   る合流制御手段を備えたことを特徴とするデータ
   伝送装置。