JPH0364128A - 並列型ａｄ変換器 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明ｃヨ　　アナログ信号をディジタル信号に変換す
る並列型ＡＤ変換器に関するものである。

従来の技術 従来の並列型ＡＤ変換器の一例を第９図に示す。

基準電圧２Ａは基準電圧２Ｂよりも高電位であり、これ
らを基準抵抗列３で分圧して参照電圧列を生成する。そ
れぞれの比較器（よ　入力電圧１とそれぞれの参照電圧
を比較し　入力電圧の方が高電位であるときには論理１
を、そうでないときには論理Ｏを出力すも　入力電圧１
が基準電圧２Ａと基準電圧２Ｂとの間にあるときに（よ
　その参照電圧が入力電圧１よりも高電位であり入力電
圧１に最も近いような比較器を境界として、その比較器
およびそれよりも参照電圧が高い比較器は論理０を、そ
うでない比較器は論理ｌを出力する。

また　比較出力列の両端に仮想的な比較出力を配し　基
準電圧２Ａの側に置いた仮想的な比較出力（友　参照電
圧の方が入力電圧よりも高いような場合の比較出力すな
わち論理Ｏであり、基準電圧２Ｂの側に置いた仮想的な
比較出力（友　参照電圧の方が入力端子よりも低いよう
な場合の比較出力すなわち論理１であるように固定しで
ある。

論理回路列５Ｘをなす論理回路（よ　隣接する比較器の
それぞれの比較出力を入力として、予め決めておいた一
方が論理ｌを、もう一方が論理０を出力している場合の
み論理１を出力するように構成されている。

したがって、論理回路列５Ｘの出力（よ　その参照電圧
が入力電圧ｌよりも高電位であり、入力電圧１に最も近
いような比較器に対応した論理回路のみが論理１となり
、その他の論理回路は論理０となる。そこで、論理回路
列５Ｘの出力をエンコード回路６に入力すれば　論理１
となった論理回路に対応するコードが出力端７に現われ
る。このようにして、入力電圧１がＡＤ変換される。

また　従来の並列型ＡＤ変換器の他の一例を第１０図に
示す。基準電圧２Ａは基準電圧２Ｂよりも高電位であり
、入力電圧１と基準電圧２Ａ、２Ｂとの差電圧を、それ
ぞれ差動増幅器１０Ａ、　１０Ｂが互いに等しい利得で
増幅し　基準抵抗列３Ａはその２つの差動増幅器の正出
力を、基準抵抗列３Ｂは負出力をそれぞれ分圧して２つ
の参照電圧列を生威すも 比較器列４は　基準抵抗列３Ａから得た参照電圧の方力
上　基準抵抗列３Ｂから得た参照電圧より高電位のとき
論理１を、そうでないときには論理０を出力すも　論理
回路列５Ｘ、エンコード回路６（よ　第９図と同様に構
成され　以下第９図と同様にしてＡＤ変換が行なわれも また　従来の並列型ＡＤ変換器の論理回路の一例を第１
１図に示ｔ　比較出力列の両端には仮想的な比較出力を
２つずつ配し　基準電圧２Ａの側に置いた２つの仮想的
な比較出力は　参照電圧の方が入力電圧よりも高いよう
な場合の比較出力すなわち論理０であり、基準電圧２Ｂ
の側に置いた２つの仮想的な比較出力（よ　参照電圧の
方が入力端子よりも低いような場合の比較出力すなわち
論理ｌであるように固定しである。論理回路列５Ｙば　
２っの段階に分かれていも　第１段は　間の一つの比較
器を除く２つの比較器のそれぞれの比較出力を入力とし
て、予め決めておいた一方が論理ｌを、もう一方が論理
０を出力している場合のみ論理ｌを出力する。第２段１
よ　第１段の論理出力の隣接する２つを入力として、予
め決めておいた一方が論理１を、もう一方が論理０を出
力している場合のみ論理１を出力するように構成されて
いる。

これを第９図または第１０図の論理回路列５Ｘの代わり
に用いてｋ　　ＡＤ変換ができる。この場合、並列型Ａ
Ｄ変換器全体の動作は論理回路列５Ｘを用いた場合と同
様である力交　比較出力が論理１と論理０の中間段階で
あるような場合にも誤った論理信号が出力されないよう
に工夫されている。

次に　従来の並列型ＡＤ変換器の論理回路のもう一例を
第１２図に示も　論理回路列５Ｚ＋よ　論理回路列５Ｙ
の第１段のみを取り出したものである。エンコード回路
の構成を工夫することにより、これを第９図または第１
０図の論理回路列５Ｘの代わりに用いてＬ　　ＡＤ変換
ができる。このことに関して！よ　本発明者の一人より
出願された特願昭６２−１０５１３８に述べられている
。

発明が解決しようとする課題 このような並列型ＡＤ変換器（よ　基準電圧２Ａが基準
電圧２Ｂよりも低電位である場合には　出力端７に適正
なコードが現われない。そのたべ直並列型ＡＤ変換器の
第２段目以降のように　基準抵抗列に与えられる電位差
が第１段目の変換結果によって変わるような場合には使
用できないという問題があった 特に　入力電圧１カ１　基準電圧２Ａと基準電圧２Ｂの
間に入っていない場合にＬｔ、　　オーバーフローまた
はアンダーフローを示すコードが出力端７に現われるこ
とが必要である力交　従来の構成で（よいかに論理回路
列５Ｘを工夫してもオーバーフローであるのかアンダー
フローであるのかを区別することが出来なかった 本発明（友　以上のような従来の並列型ＡＤ変換器の欠
点について考案研究した結果によりなされたものであり
、回路の複雑さを増すことなしに２つの基Ｑ電圧のうち
どちらが高電位であっても出力端に適正なコードが現わ
れるような並列型ＡＤ変換器を提供することを目的とし
ている。

課題を解決するための手段 本発明（上　上記の課題を解決するた△　第１の基準抵
抗列を用いて生成された第１の電圧列とアナログ入力電
圧とを比較するか、　あるいは前記第１の電圧列と第２
の基準抵抗列を用いて生成された第２の電圧列とを比較
して論理出力を得る比較器列と、その比較器列の論理出
力列を入力として論理信号列を出力する論理回路列と、
その論理回路列の出力論理信号列を入力として前記アナ
ログ入力電圧に対応するディジタル信号を出力するエン
コード回路からなる並列型ＡＤ変換器において、前記電
圧列が予め定めた順序に対して増加方向であるか減少方
向であるかを示す論理信号を前記論理回路の入力として
用いることと、前記論理回路列が排他的論理和回路列を
備えたことを特徴とする並列型ＡＤ変換器である。

作用 本発明は上述の構成により、従来の隣接する比較器の比
較出力を入力として、予め決めておいた一方が論理ｌを
もう一方が論理○を出力している場合のみ論理１を出力
するような論理回路の代わりに　２つの比較出力のうち
どちらでも一方が論理ｌをもう一方が論理０を出力して
いる場合に論理１を出力するような論理回鍬　すなわち
排他的論理和回路を用いる。

また　従来へ　比較器列の両端の固定された仮想的な比
較出力の代わりに基準電圧のどちらが高電位であるかを
示す外部からの論理信号を用すにその信号に応じて、基
準電圧の高い方の仮想的な比較出力は参照電圧の方が入
力電圧よりも高いような場合の比較出力すなわち論理０
となり、基準電圧の低い方の仮想的な比較出力は参照電
圧の方が入力電圧よりも低いような場合の比較出力すな
わち論理１となるように変化するように構成する。

以上により、２つの基準電圧のうちどちらが高電位であ
っても求めることが可能なＡＤ変換出力が得られる。

実施例 第１図は本発明の一実施例における並列型ＡＤ変換器の
構成図である。以下、図面を参照しながら実施例を説明
する。

入力電圧ｌ、基準電圧２Ａ、２Ｂ、基準抵抗列３、比較
器列４（よ　第９図の従来例と同様に構成され同様の動
作をする。ただし　基準電圧２Ａ、２Ｂ４＆どちらが高
電位であるかは決まっていない。

入力端子１が基準電圧２Ａと基準電圧２Ｂとの間にある
ときには　その参照電圧が入力電圧１よりも高電位であ
り入力端子ｌに最も近いような比較器を境界として、そ
の比較器およびそれよりも参照電圧が高い比較器は論理
０を、そうでない比較器は論理１を出力する。極性信号
８（よ　基準電圧２Ａが基準電圧２Ｂよりも高電位であ
るときには論理ｌを、そうでないときには論理０となる
ものである。

比較出力列の両端には仮想的な比較出力を配し基準電圧
の高い方にある仮想的な比較出力は参照電圧の方が入力
端子よりも高いような場合の比較出力すなわち論理０に
なり、基準電圧の低い方にある仮想的な比較出力は参照
電圧の方が入力電圧よりも低いような場合の比較出力す
なわち論理１になるように　極性信号８を用いて制御す
る。

論理回路列５Ａをなす論理回路（よ　排他的論理和回路
列から或っており、隣接する比較器のそれぞれの比較出
力を入力として、一方が論理１をもう一方が論理０を出
力している場合のみ論理１を出力するように構成されて
いる。これにより、その参照電圧が入力電圧１よりも高
電位であり入力端子ｌに最も近いような比較器に対応し
た論理回路のみが論理ｌを出力し　その他の論理回路は
論理０を出力すも　そこで、論理回路列５Ａの出力をエ
ンコード回路６に入力すれ（′Ｌ　論理１となった論理
回路に対応するコードが出力端７に現われる。これによ
り、入力電圧ｌがＡＤ変換された次に　本発明の実施例
の他の一例を第２図に示す。第２図は本発明の他の実施
例における並列型ＡＤ変換器の構成図である。入力電圧
１、基準電圧２Ａ、２久　差動増幅器１０Ａ、ＩＯＢ、
基準抵抗列３Ａ、３Ｂ、比較器列４！よ　第１０図の従
来例と同様に構成され同様の動作をする。ただし　基準
電圧２Ａ；２Ｂｌ；Ｌ　　どちらが高電位であるかは決
まっていな（ｔ　論理回路列５Ａ、エンコード回路６１
上　第１図と同様に構成され　以下第１図と同様にして
ＡＤ変換が行なわれる。

また　本発明の並列型ＡＤ変換器の論理回路の一例を第
３図に示す。比較出力列の両端には仮想的な比較出力を
２つずつ配し　基準電圧の高い方にある２つの仮想的な
比較出力は参照電圧の方が入力電圧よりも高いような場
合の比較出力すなわち論理Ｏになり、基準電圧の低い方
にある２つの仮想的な比較出力は参照電圧の方が入力電
圧よりも低いような場合の比較出力すなわち論理１にな
るように　第１図と同様な極性信号８によって制御する
。

論理回路列５Ｂｌ＆２つの段階に分かれている。

第１段（よ　間の一つの比較器を除く２つの比較器のそ
れぞれの比較出力を入力として、どちらか−方が論理１
をもう一方が論理０を出力している場合のみ論理ｌを出
力する。第２段（よ　第１段の論理出力の隣接する２つ
を入力として、予め決めておいた一方が論理ｌをもう一
方が論理０を出力している場合のみ論理ｌを出力するよ
うに構成されている。この論理回路列５Ｂを第１図また
は第２図の論理回路列５Ａの代わりに用いてＬ　　ＡＤ
変換ができる。この場合、並列型ＡＤ変換器全体の動作
は論理回路列５Ａを用いた場合と同様である力交　比較
出力が論理ｌと論理０の中間段階であるような場合にも
誤った論理信号が出力されないように工夫されていも 次に　本発明の並列型ＡＤ変換器の論理回路のもう一例
を第４図に示す。論理回路列５　Ｃ４１論理回路列５Ｂ
の第１段のみを取り出したものである。エンコード回路
の構成を工夫することにより、この論理回路列５Ｃを第
１図または第２図の論理回路列５Ａの代わりに用いてＬ
　　ＡＤ変換ができる。よって、以上述べた方法により
、本実施例では２つの基準電圧のうちどちらが高電位で
あってもＡＤ変換ができも さて、本発明の特徴の一つに　基準抵抗少１１　　比較
器列だけでなくエンコード回路も変更の必要がないとい
うことが挙げられる力文　そのた△　基準電圧の高低に
関わらず、一方の基準電圧から他方の基準電圧に向かっ
て入力電圧が変化するのに従って、出力端に現われるコ
ードは同一の変化をする。この様子を第５図（ア）、（
イ）に示す。ただし　基準電圧２人、　２Ｂの電圧を、
それぞれｖ２Ａ、Ｖ２Ｂとした しかし　応用によって（よ　低い方の基準電圧から高い
方の基準電圧に向かって入力電圧が変化するのに従って
、出力端に現われるコードが同一の変化をすることが望
まれも　このような場合でＬエンコード回路の出力コー
ドがグレイコード、擬似グレイコードである場合に（上
　簡単なコード変換回路の付加によって対応することが
できる。

第６図にエンコード回路がグレイコードを出力するとき
のコード変換回路９Ａを示も　グレイコードの特徴か転
　最上位ビットを極性信号８により必要に応じて反転す
るだけでよｌ、％　　以上より、出力端７に表れるコー
ドは第５図（つ）、（１）に示すようになも　第７図＆
へ　エンコード回路が擬似グレイコードを出力するとき
のコード変換回路９Ｂを示す。擬似グレイコードの特徴
か板　最下位から数えて奇数に当たるビットを極性信号
８により必要に応じて反転するだけでよｉ　以上より、
出力端７に表れるコードは第５図（つ）、（１）に示す
ようになん　第８図に　エンコード回路に発明者の一人
によって出願された特願昭６２−１０５１３８の回路を
用いたときのコード変換回路を示す。エンコード回路の
出力はグレイコードであるので、第６図と同様のコード
変換回路でよい。

よって、以上のように　本実施例ではコード変換回路は
簡単である。

発明の詳細 な説明したように　本発明の並列型ＡＤ変換器によれば
　わずかな回路の変更により２つの基準電圧のうちどち
らが高電位であっても動作させることが可能となる。し
たがって、本発明は極めて有用である。

【図面の簡単な説明】

第１図は本発明の一実施例における並列型ＡＤ変換器の
構成は　第２図は本発明の並列型ＡＤ変換器の構成は　
第３図は本発明の並列型ＡＤ変換器の論理回路列を示す
＠　第４図は本発明の並列型ＡＤ変換器の論理回路列を
示すは　第５図は入力電圧の変化とエンコード回路の出
力コードの関係は　第６図はグレイコードを出力するエ
ンコード回路に対するコード変換回路は　第７図は擬似
グレイコードを出力するエンコード回路に対するコード
変換回路＠　第８図は他のグレイコードを出力するエン
コード回路に対するコード変換回路＆　第９図は従来の
並列型ＡＤ変換器の構成阻第１０図は従来の並列型ＡＤ
変換器の構成は　第１１図は従来の並列型ＡＤ変換器の
論理回路列を示す阻　第１２図は従来の並列型ＡＤ変換
器の論理回路列を示す図であも １・・・入力端子　２Ａ、２Ｂ・・・基準電ＥＥ、　　
３．３Ａ、３Ｂ・・・基準抵抗対　４・・・比較器９＋
１　５Ａ、５Ｂ、５Ｃ・・・論理回路夕］１６・・・エ
ンコード同区　７・・・出力縁　８・・・極性信号、　
９Ａ、９Ｂ・・・コード変換同区１０Ａ、ＩＯＢ・・・
差動増幅暑乾

Claims (1)

【特許請求の範囲】
1. 第１の基準抵抗列を用いて生成された第１の電圧列とア
   ナログ入力電圧とを比較するか、あるいは前記第１の電
   圧列と第２の基準抵抗列を用いて生成された第２の電圧
   列とを比較して論理出力を得る比較器列と、その比較器
   列の論理出力列を入力として論理信号列を出力する論理
   回路列と、その論理回路列の出力論理信号列を入力とし
   て前記アナログ入力電圧に対応するディジタル信号を出
   力するエンコード回路からなる並列型ＡＤ変換器におい
   て、前記電圧列が予め定めた順序に対して増加方向であ
   るか減少方向であるかを示す論理信号を前記論理回路の
   入力として用いることと、前記論理回路列が排他的論理
   和回路列を備えたことを特徴とする並列型ＡＤ変換器。