JPH0253328A - 符号化回路 - Google Patents
符号化回路Info
- Publication number
- JPH0253328A JPH0253328A JP20388188A JP20388188A JPH0253328A JP H0253328 A JPH0253328 A JP H0253328A JP 20388188 A JP20388188 A JP 20388188A JP 20388188 A JP20388188 A JP 20388188A JP H0253328 A JPH0253328 A JP H0253328A
- Authority
- JP
- Japan
- Prior art keywords
- state
- bit word
- code conversion
- conversion table
- written
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000006243 chemical reaction Methods 0.000 claims abstract description 29
- 238000000034 method Methods 0.000 claims description 4
- 238000010586 diagram Methods 0.000 description 5
- 101150065817 ROM2 gene Proteins 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
本発明は、デジタル通信方式におけるm B n B符
号変換装置の符号化回路に関するものである。
号変換装置の符号化回路に関するものである。
一般にm B n B符号変換においては複数の符号変
換表が使用されるが、この変換表をそれぞれひとつずつ
の読出し専用メモリ (以下rROMJという)に書き
込んだ方式と、すべての変換表をひとつのROMに書き
込んだ方式とが用いられている。この変換表の選択は、
出力したnビットワードのディスパリティ (nビット
ワード内の“l”の数から“0”の数を引いたもの)を
検出し、その種類により次に使用する変換表を選ぶこと
により行なわれる。
換表が使用されるが、この変換表をそれぞれひとつずつ
の読出し専用メモリ (以下rROMJという)に書き
込んだ方式と、すべての変換表をひとつのROMに書き
込んだ方式とが用いられている。この変換表の選択は、
出力したnビットワードのディスパリティ (nビット
ワード内の“l”の数から“0”の数を引いたもの)を
検出し、その種類により次に使用する変換表を選ぶこと
により行なわれる。
一例として586B符号変換装置の符号化回路を例にと
り図面を参照しながら説明する。まず、586B符号変
換則について説明する。第2図において、ステートS1
でディスパリティ+2の6ビソトワードが出力された後
、ステートをSlからS2へと変化させる。また逆に、
ステートS2でディスパリティ−2の6ビツトワードが
出力された後、ステートをS2からSlへと変化させる
。
り図面を参照しながら説明する。まず、586B符号変
換則について説明する。第2図において、ステートS1
でディスパリティ+2の6ビソトワードが出力された後
、ステートをSlからS2へと変化させる。また逆に、
ステートS2でディスパリティ−2の6ビツトワードが
出力された後、ステートをS2からSlへと変化させる
。
すなわち、符号化回路としては、出力された6ビツトワ
ードのディスパリティを検出し、+2゜2の場合は、次
に出力する6ビツトワードのステートを変化させること
が必要である。なお、このような符号変換則は符号化の
ビット数によって異なるが、変換則そのものは周知の手
法で予め定められている。
ードのディスパリティを検出し、+2゜2の場合は、次
に出力する6ビツトワードのステートを変化させること
が必要である。なお、このような符号変換則は符号化の
ビット数によって異なるが、変換則そのものは周知の手
法で予め定められている。
第3図は従来の方式による符号化回路を示す系統図であ
る。入力としての5ビツトワードaはフリップフロップ
1にて一部リタイミングされた後、ROM2にアドレス
として与えられる。このとき同時にアドレスの一部とし
てステートセレクト信号すが与えられており、ROM2
の中の符号変換表の中から、要求された変換表を選択す
る。この時、入力された5ビツトワードに対応する6ビ
ツトワードCとそのディスパリティ情報dとが出力され
る。ディスパリティ情報dはステートセレクト回路3に
与えられ、現在のステートと比較し、次に選択する符号
変換表に対応する1ビツトのステートセレクト信号すを
出力する。
る。入力としての5ビツトワードaはフリップフロップ
1にて一部リタイミングされた後、ROM2にアドレス
として与えられる。このとき同時にアドレスの一部とし
てステートセレクト信号すが与えられており、ROM2
の中の符号変換表の中から、要求された変換表を選択す
る。この時、入力された5ビツトワードに対応する6ビ
ツトワードCとそのディスパリティ情報dとが出力され
る。ディスパリティ情報dはステートセレクト回路3に
与えられ、現在のステートと比較し、次に選択する符号
変換表に対応する1ビツトのステートセレクト信号すを
出力する。
〔発明が解決しようとする課題〕
以上述べたように、従来の回路では、ROM2から出力
されたディスパリティ情報dのデコードを行ない、次に
使用する符号変換表を選ぶ信号を作成するステートセレ
クト回路3が不可欠である。
されたディスパリティ情報dのデコードを行ない、次に
使用する符号変換表を選ぶ信号を作成するステートセレ
クト回路3が不可欠である。
従って、回路規模が大きく複雑になるという欠点を持つ
。
。
このような欠点を除去するために本発明は、mビットワ
ードを入力し、予め決められた複数個の符号変換表の中
から、予め決められた使用規則により、ひとつのnビッ
トワードを出力するmBnB符号変換装置において、変
換表を選択するための制御表が中に組み込まれた各々の
符号変換表の全体を書き込んだひとつの読出し専用メモ
リを備え、同じmビットワードに対して異なったnビッ
トワードを出力するようにしたものである。
ードを入力し、予め決められた複数個の符号変換表の中
から、予め決められた使用規則により、ひとつのnビッ
トワードを出力するmBnB符号変換装置において、変
換表を選択するための制御表が中に組み込まれた各々の
符号変換表の全体を書き込んだひとつの読出し専用メモ
リを備え、同じmビットワードに対して異なったnビッ
トワードを出力するようにしたものである。
本発明においては、構成が簡単で且つ安価な符号化回路
が実現される。
が実現される。
第1図は、本発明による符号化回路の一実施例を示す系
統図である。従来のステートセレクト回路3に相当する
機能をROMA内に書き込んである。
統図である。従来のステートセレクト回路3に相当する
機能をROMA内に書き込んである。
次に、第1図の回路の動作を説明する。入力された5ビ
ツトワードeは、フリップフロップ5にてリタイミング
された後、ROM4に与えられる。
ツトワードeは、フリップフロップ5にてリタイミング
された後、ROM4に与えられる。
このとき同時に、ROM4から出力されたステートセレ
クト信号fもアドレスの一部として与えられており、要
求される符号変換表の中から対応する6ビツトワードg
と、その次のステートを選択するステートセレクト信号
fが出力される。
クト信号fもアドレスの一部として与えられており、要
求される符号変換表の中から対応する6ビツトワードg
と、その次のステートを選択するステートセレクト信号
fが出力される。
このような動作とするためには、第2図から分かるよう
に、ステートSl(またはS2)の変換表の中のd=+
2(または−2)の6ビソトワードにはステートS2
(またはSl)に対応するアドレスを、d=oにはステ
ートS1 (またはS2)に対応するアドレスをROM
d内に書き込んでおく。
に、ステートSl(またはS2)の変換表の中のd=+
2(または−2)の6ビソトワードにはステートS2
(またはSl)に対応するアドレスを、d=oにはステ
ートS1 (またはS2)に対応するアドレスをROM
d内に書き込んでおく。
以上説明したように本発明による符号化回路は、変換表
を選択するための制御表が中に組み込まれた各々の符号
変換表の全体を書き込んだひとつの読出し専用メモリを
設け、同!;mビットワードに対して異なったnビット
ワードを出力するようにしたことにより、従来のステー
トセレクト回路を不要とすることができるので、簡単か
つ安価な符号化回路を実現でき、同時に信頼性が向上す
る効果がある。
を選択するための制御表が中に組み込まれた各々の符号
変換表の全体を書き込んだひとつの読出し専用メモリを
設け、同!;mビットワードに対して異なったnビット
ワードを出力するようにしたことにより、従来のステー
トセレクト回路を不要とすることができるので、簡単か
つ安価な符号化回路を実現でき、同時に信頼性が向上す
る効果がある。
第1図は本発明による符号化回路を示す系統図、第2図
は符号変換則の一例を示す説明図、第3図は従来の符号
化回路を示す系統図である。 4・・・ROM、5・・・フリップフロップ。 特許出願人 日本電気株式会社 宮城日本電気株式会社
は符号変換則の一例を示す説明図、第3図は従来の符号
化回路を示す系統図である。 4・・・ROM、5・・・フリップフロップ。 特許出願人 日本電気株式会社 宮城日本電気株式会社
Claims (1)
- mビットワードを入力し、予め決められた複数個の符
号変換表の中から、予め決められた使用規則により、ひ
とつのnビットワードを出力するmBnB符号変換装置
において、変換表を選択するための制御表が中に組み込
まれた各々の符号変換表の全体を書き込んだひとつの読
出し専用メモリを備え、同じmビットワードに対して異
なったnビットワードを出力することを特徴とする符号
化回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20388188A JPH0253328A (ja) | 1988-08-18 | 1988-08-18 | 符号化回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP20388188A JPH0253328A (ja) | 1988-08-18 | 1988-08-18 | 符号化回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JPH0253328A true JPH0253328A (ja) | 1990-02-22 |
Family
ID=16481266
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP20388188A Pending JPH0253328A (ja) | 1988-08-18 | 1988-08-18 | 符号化回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JPH0253328A (ja) |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60220628A (ja) * | 1984-04-18 | 1985-11-05 | Nec Corp | 符号誤り検出回路 |
JPS6180917A (ja) * | 1984-09-28 | 1986-04-24 | Nec Corp | 符号化回路 |
-
1988
- 1988-08-18 JP JP20388188A patent/JPH0253328A/ja active Pending
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS60220628A (ja) * | 1984-04-18 | 1985-11-05 | Nec Corp | 符号誤り検出回路 |
JPS6180917A (ja) * | 1984-09-28 | 1986-04-24 | Nec Corp | 符号化回路 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US5663724A (en) | 16B/20B encoder | |
US4276646A (en) | Method and apparatus for detecting errors in a data set | |
US4099257A (en) | Markov processor for context encoding from given characters and for character decoding from given contexts | |
TW200818719A (en) | Low power balance code using data bus inversion | |
US4451819A (en) | Method and apparatus for decoding binary data | |
JP2635750B2 (ja) | 優先順位判定装置 | |
JPH0253328A (ja) | 符号化回路 | |
JPS6126853B2 (ja) | ||
JPS6180917A (ja) | 符号化回路 | |
JP3101030B2 (ja) | プライオリティエンコード回路 | |
JPH0364128A (ja) | 並列型ad変換器 | |
JPS63279619A (ja) | 半導体回路 | |
JPS62286334A (ja) | エラ−検出回路 | |
JPS6238030A (ja) | 誤り訂正装置 | |
JPH01221020A (ja) | デコード回路の出力検査回路 | |
JPS63126040A (ja) | 誤り訂正・検出の符号系構成方法 | |
JPH03104319A (ja) | 誤り検出回路 | |
JPH0831040B2 (ja) | 多入力プライオリティエンコーダ | |
KR970022702A (ko) | 병렬 사이클릭 리던던시 체크(crc) 엔코더 | |
JPS621326A (ja) | デ−タ・ラツチ回路 | |
JPH03116225A (ja) | 状態遷移回路 | |
JPS58132835A (ja) | デコ−ダ装置 | |
JPS60206223A (ja) | 符号化回路 | |
JPH07273754A (ja) | パターン検出回路 | |
EP0229112A4 (en) | ERROR DETECTION AND CORRECTION WITH INTEGRATED CIRCUIT AND AUTOMATIC SELF-CONTROL AND METHOD FOR IT. |