JPH0356053Y2 - - Google Patents
Info
- Publication number
- JPH0356053Y2 JPH0356053Y2 JP1984102593U JP10259384U JPH0356053Y2 JP H0356053 Y2 JPH0356053 Y2 JP H0356053Y2 JP 1984102593 U JP1984102593 U JP 1984102593U JP 10259384 U JP10259384 U JP 10259384U JP H0356053 Y2 JPH0356053 Y2 JP H0356053Y2
- Authority
- JP
- Japan
- Prior art keywords
- tape
- hole
- semiconductor device
- semiconductor
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 239000004065 semiconductor Substances 0.000 claims description 30
- 239000004020 conductor Substances 0.000 claims description 8
- 230000003014 reinforcing effect Effects 0.000 claims 1
- WABPQHHGFIMREM-UHFFFAOYSA-N lead(0) Chemical compound [Pb] WABPQHHGFIMREM-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 4
- 239000012779 reinforcing material Substances 0.000 description 4
- 238000000034 method Methods 0.000 description 3
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000004744 fabric Substances 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000000758 substrate Substances 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 230000002787 reinforcement Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/50—Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
Landscapes
- Wire Bonding (AREA)
Description
【考案の詳細な説明】
〈技術分野〉
本考案はテープキヤリア半導体装置に関し、特
に半導体素子を支持してリード線を引き出すため
のテープ絶縁基板の改良に関するものである。
に半導体素子を支持してリード線を引き出すため
のテープ絶縁基板の改良に関するものである。
〈従来技術〉
金属板を利用したリードフレームの代りに、長
尺の絶縁テープを利用して該テープ面に銅箔等の
導体を被着し、該銅箔をリード線状にエツチング
して半導体素子を搭載するリード線支持用の基板
とする半導体装置が実用化されている。この種の
半導体装置は、電卓等の各種電子機器に組込む場
合、長尺のテープを利用することにより半導体装
置を順次組立て位置に搬送して自動組立てライン
に供することができ、作業能率を著しく向上させ
得ることから広く利用されている。
尺の絶縁テープを利用して該テープ面に銅箔等の
導体を被着し、該銅箔をリード線状にエツチング
して半導体素子を搭載するリード線支持用の基板
とする半導体装置が実用化されている。この種の
半導体装置は、電卓等の各種電子機器に組込む場
合、長尺のテープを利用することにより半導体装
置を順次組立て位置に搬送して自動組立てライン
に供することができ、作業能率を著しく向上させ
得ることから広く利用されている。
上記テープキヤリア半導体装置はテープに支持
されていることから、組立作業時にテープから個
個の半導体装置に切り離して電子機器の配線基板
上にボンデイングしたり、或いは電子機器キヤビ
ネツトの所定位置に位置決めしなければならな
い。このような自動組立て工程を実行するために
は、電子機器配線基板或いは機器キヤビネツトと
半導体装置を正しく位置決めする必要があり、そ
のためにテープ１には第２図に示す如く位置決め
用の孔２が設けられ、該孔２を検知して半導体素
子（図示せず）と配線基板との位置が決定され、
ボンデイングが行われたり、キヤビネツト側のピ
ンを孔２に挿通させて位置決めが行われる。同図
中３はテープ表面に銅箔をエツチングして形成さ
れ、半導体素子上のパツドに一端が接続されたリ
ード端子であり、テープ両側の穿設孔４がテープ
搬送のために用いられる。
されていることから、組立作業時にテープから個
個の半導体装置に切り離して電子機器の配線基板
上にボンデイングしたり、或いは電子機器キヤビ
ネツトの所定位置に位置決めしなければならな
い。このような自動組立て工程を実行するために
は、電子機器配線基板或いは機器キヤビネツトと
半導体装置を正しく位置決めする必要があり、そ
のためにテープ１には第２図に示す如く位置決め
用の孔２が設けられ、該孔２を検知して半導体素
子（図示せず）と配線基板との位置が決定され、
ボンデイングが行われたり、キヤビネツト側のピ
ンを孔２に挿通させて位置決めが行われる。同図
中３はテープ表面に銅箔をエツチングして形成さ
れ、半導体素子上のパツドに一端が接続されたリ
ード端子であり、テープ両側の穿設孔４がテープ
搬送のために用いられる。
上記構造のテープキヤリア半導体装置は、テー
プ材料としてポリイミド或いはガラスクロス入り
エポキシ樹脂が用いられているが、特にガラスク
ロス入りエポキシ樹脂フイルムにおいては機械的
強度が充分ではなく、位置合せ作業時に孔２の形
状が変形或いは破損する事態がしばしば生じ、そ
のために位置合せの精度が低下し、配線基板やキ
ヤビネツトの所定位置に半導体装置を位置付ける
ことは難しく、機器の信頼性が著しく損われ、ま
た歩留りが低下するという欠点があつた。
プ材料としてポリイミド或いはガラスクロス入り
エポキシ樹脂が用いられているが、特にガラスク
ロス入りエポキシ樹脂フイルムにおいては機械的
強度が充分ではなく、位置合せ作業時に孔２の形
状が変形或いは破損する事態がしばしば生じ、そ
のために位置合せの精度が低下し、配線基板やキ
ヤビネツトの所定位置に半導体装置を位置付ける
ことは難しく、機器の信頼性が著しく損われ、ま
た歩留りが低下するという欠点があつた。
〈考案の目的〉
本考案は上記従来装置の欠点を除去し、簡単な
構成を付加することによつて電子機器にテープキ
ヤリア半導体装置を実装する際、機器と半導体装
置との位置決め精度を高めた半導体装置を提供す
る。
構成を付加することによつて電子機器にテープキ
ヤリア半導体装置を実装する際、機器と半導体装
置との位置決め精度を高めた半導体装置を提供す
る。
〈実施例〉
第１図は本考案による一実施例を示す半導体素
子搬送用のテープの平面図で、絶縁フイルム５に
は半導体素子を挿入する第１孔６及び位置決め用
の第２孔７及びフイルム搬送用のスプロケツト孔
８が穿設されている。上記第１孔６の周辺には、
孔中心方向に延びたリード線９が銅箔のエツチン
グによつて形成され、該リード線の先端に半導体
素子面のパツドがボンデイングされる。テープ上
の導体にボンデイングされた半導体素子は樹脂に
よりモールドされる。上記リード線の他端９Ａは
機器側の配線基板導体或いは液晶表示素子の端子
等と接続するための端子となる。
子搬送用のテープの平面図で、絶縁フイルム５に
は半導体素子を挿入する第１孔６及び位置決め用
の第２孔７及びフイルム搬送用のスプロケツト孔
８が穿設されている。上記第１孔６の周辺には、
孔中心方向に延びたリード線９が銅箔のエツチン
グによつて形成され、該リード線の先端に半導体
素子面のパツドがボンデイングされる。テープ上
の導体にボンデイングされた半導体素子は樹脂に
よりモールドされる。上記リード線の他端９Ａは
機器側の配線基板導体或いは液晶表示素子の端子
等と接続するための端子となる。
半導体素子搭載位置に近接させて設けられた上
記第２孔７はテープ５を位置合せするために利用
されるが、該第２孔７の周囲には孔を補強する形
態に補強材１０が形成されている。該補強材１０
はテープ５面に上記リード線９を形成する工程を
利用して同じ導体で同時に形成され、孔７の形状
と同一寸法或いはわずかに孔周囲のテープを残し
て補強材１０を設けることによつて、位置合せ時
にたとえピン等を挿通させる機械的作用が加えら
れたとしても、変形や破損を防ぐことができる。
記第２孔７はテープ５を位置合せするために利用
されるが、該第２孔７の周囲には孔を補強する形
態に補強材１０が形成されている。該補強材１０
はテープ５面に上記リード線９を形成する工程を
利用して同じ導体で同時に形成され、孔７の形状
と同一寸法或いはわずかに孔周囲のテープを残し
て補強材１０を設けることによつて、位置合せ時
にたとえピン等を挿通させる機械的作用が加えら
れたとしても、変形や破損を防ぐことができる。
〈効果〉
以上本考案によれば、半導体装置搬送用のテー
プに形成された位置決め孔に、テープ面上のリー
ド線と同一工程で形成された補強材を設けること
により、電子機器組立て作業時或いは機器実装状
態での半導体装置位置決め精度が著しく向上し、
機器の歩留り及び信頼性を高めることができる。
プに形成された位置決め孔に、テープ面上のリー
ド線と同一工程で形成された補強材を設けること
により、電子機器組立て作業時或いは機器実装状
態での半導体装置位置決め精度が著しく向上し、
機器の歩留り及び信頼性を高めることができる。
第１図は本考案による一実施例を示す平面図、
第２図は従来装置の平面図である。 ５……テープ、６……半導体素子装着用第１
孔、７……位置決め用第２孔、９……リード端
子、１０……補強材。
第２図は従来装置の平面図である。 ５……テープ、６……半導体素子装着用第１
孔、７……位置決め用第２孔、９……リード端
子、１０……補強材。
Claims (1)
- テープ表面に被着されたリード導体に半導体素
子をボンデイングしてなるテープキヤリア半導体
装置において、前記テープに位置決め用の孔を形
成し、該孔の周囲のテープ部分に、前記半導体素
子をボンデイングするための前記リード導体と同
一導体からなる補強導体を被着してなることを特
徴とするテープキヤリア半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984102593U JPS6117751U (ja) | 1984-07-05 | 1984-07-05 | テ−プキヤリア半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1984102593U JPS6117751U (ja) | 1984-07-05 | 1984-07-05 | テ−プキヤリア半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS6117751U JPS6117751U (ja) | 1986-02-01 |
| JPH0356053Y2 true JPH0356053Y2 (ja) | 1991-12-16 |
Family
ID=30661988
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1984102593U Granted JPS6117751U (ja) | 1984-07-05 | 1984-07-05 | テ−プキヤリア半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS6117751U (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0750724B2 (ja) * | 1986-12-17 | 1995-05-31 | 株式会社日立製作所 | 液晶表示装置 |
| JPH0691131B2 (ja) * | 1988-11-30 | 1994-11-14 | 松下電器産業株式会社 | フィルムキャリァ |
| JP2006210478A (ja) * | 2005-01-26 | 2006-08-10 | Renesas Technology Corp | 半導体装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834952A (ja) * | 1981-08-26 | 1983-03-01 | Nec Corp | 半導体装置用テ−プキヤリア |
-
1984
- 1984-07-05 JP JP1984102593U patent/JPS6117751U/ja active Granted
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5834952A (ja) * | 1981-08-26 | 1983-03-01 | Nec Corp | 半導体装置用テ−プキヤリア |
Also Published As
| Publication number | Publication date |
|---|---|
| JPS6117751U (ja) | 1986-02-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR100223727B1 (ko) | 반도체 장치 | |
| JPH0828396B2 (ja) | 半導体装置 | |
| US5438481A (en) | Molded-in lead frames | |
| JPH11288750A (ja) | フレキシブル配線基板の接合構造 | |
| JPH09283889A (ja) | フレキシブル基板の補強方法及びフレキシブル基板 | |
| JPH0356053Y2 (ja) | ||
| KR100658120B1 (ko) | 필름 기판을 사용한 반도체 장치 제조 방법 | |
| JPS62217476A (ja) | 磁気ヘツドアセンブリ | |
| JPH06244304A (ja) | リードレスチップキャリアパッケージ | |
| JPH0863567A (ja) | Ｉｃカード用モジュール | |
| JPH04341896A (ja) | 半導体装置及びメモリーカード | |
| JP2546431B2 (ja) | フィルムキャリアテープ | |
| JP2700253B2 (ja) | 電子部品装置 | |
| JPH062224Y2 (ja) | コネクタ | |
| JP2553615B2 (ja) | フィルムキャリア | |
| JP2652222B2 (ja) | 電子部品搭載用基板 | |
| JPH0612614Y2 (ja) | 回路基板ユニツト | |
| JPH01135050A (ja) | 半導体装置 | |
| JPH01120856A (ja) | リードフレーム | |
| JPS6334281Y2 (ja) | ||
| JP3409380B2 (ja) | プリント基板装置 | |
| JPS6242549A (ja) | 電子部品パツケ−ジ及びその製造方法 | |
| KR950008849B1 (ko) | 반도체 패키지 및 그 제조방법 | |
| JPS60200586A (ja) | フレキシブル電気回路基板 | |
| JPS5923432Y2 (ja) | 半導体装置 |