JPH0352030Y2

JPH0352030Y2 -

Info

Publication number: JPH0352030Y2
Application number: JP3228884U
Authority: JP
Priority date: 1984-03-08
Filing date: 1984-03-08
Publication date: 1991-11-11
Also published as: JPS60145724U

Description

【考案の詳細な説明】［技術分野］本考案は増幅回路に関し、更に詳述すれば、回
路における消費電力を低減させるためにトランジ
スタをＢ級で動作させるとともに、その場合に生
ずるＢ級動作特有の歪を除去し、且つ回路の温度
特性をも併せ補償しようとするものである。

［従来技術］従来、低歪の増幅回路を構成するためには、ト
ランジスタをいわゆるＡ級動作させる必要があつ
た。これは、第１図に示すようにトランジスタ
T_r1のベースに対してある一定値のバイアス電圧
V_B1を印加しておき、これによりエミツタに I_E1＝（V_B1−V_BE1）／R_E1 ……(1) なる電流を流しておくことにより、増幅しようと
する入力信号V_S1（ｔ）の振幅が電圧V_B1になるま
で、ほぼ無歪の増幅器として動作させるものであ
る。

但し、 V_BE1：エミツタ・ベース間のしきい値電圧（拡散
電圧）であつて、一般のシリコントランジスタで
は約0.7ボルト程度。

R_E1：エミツタ抵抗。

なお、第１図において、V_C1，R_C1はそれぞれ
電源電圧およびコレクタ抵抗を示している。しか
し、この方法では、エミツタ電流の直流分I_E1に
よる電力消費V_C1・I_E1が発生することになる。す
なわち、Ａ級増幅器では、増幅すべき大振幅の入
力信号V_S1（ｔ）に対して無歪特性を得るために
は、バイアス電圧V_B1をほぼ入力信号V_S1（ｔ）の
振幅V_S1と同じ値にする必要があり、そのための
消費電力は少なからず必要となる。

一方、上述の回路においてバイアス電圧を印加
することをせず、すなわちV_B1＝０としてＢ級動
作を行わせると、入力信号電圧が正の期間（第２
図の斜線部分）のみしかエミツタ電流I_Eが流れ
ず、いわゆる半波整流されてＢ級特有の歪とな
る。この歪を回避するために、第３図に示すよう
にNPNおよびPNPタイプの２つのトランジスタ
T_r2，T_r3をコンプリメンタリ（相補）接続し、
もつて上述した歪を除去した回路が考えられる。
ここで、トランジスタT_r2，T_r3のベース電圧に
関し、V_C2-V_B2≒０，V_B3＋V_E2≒０で動作させる
と、T_r2，T_r3のそれぞれのトランジスタはＢ級
で動作するが、第４図示の入力信号電圧が正とな
る期間ＡではトランジスタT_r3が能動、トランジ
スタT_r2では遮断状態となり、入力信号電圧が負
となる期間Ｂではその逆（トランジスタT_r2が能
動、トランジスタT_r3が遮断）になる。なお、第
４図以下の動作説明図においては、｜V_C2｜＝｜
V_E2｜，R_E2＝R_E3と仮定してある。かくして、Ｂ
級増幅器を２つ組み合わせた特性、換言すれば半
波整流をつなぎ合わせた特性の負荷電流L_Lが負
荷Z_Lに流れることとなり、既述の半波整流的な歪
は回避することができる。しかし、そのつなぎ合
わせの部分（入力信号V_S1（ｔ）が零ボルトとな
る付近）を詳細に見れば、それぞれのトランジス
タのエミツタ電流は、いわゆるダイオードの立上
り特性を示し、急峻にカツトオフすることなく第
５図中点線で示すＡとＢのような折れ線に近似し
た特性となつている。この結果、それら電流の合
成として負荷Z_Lに流れる電流I_Lは実線Ｃのように
なり、未だ歪が残つていてこのままでは不十分で
ある。

さらに、増幅回路の温度特性について考案する
に、ダイオードの立ち上り特性に従つてベース電
圧一定のもとで温度Ｔが上昇すればエミツタ電流
は増加し、他方、温度Ｔが下降すれば、エミツタ
電流は減少することになる。したがって、ある温
度Toで無歪かつ所望の利得が得られるにしても、
温度がＴがＴ＞Toになると第６図，Ｔ＜Toにな
ると第７図に示すような特性を呈することになる
ことから、温度に依存する歪が生じ、また利得の
変化も生じることになる。かかる観点から、この
Ｂ級増幅器は温度特性についても不十分である。

また、既述のＢ級増幅器における入力信号V_S2
（ｔ）が零ボルトとなる付近の歪を除去すること
のみを目標とするならば、前述の条件V_C2−V_B2
≒０，V_B3＋V_E2≒０とはせず、それぞれにある
程度のバイアス電流を流しておくようにしたAB
級動作も考えられるが、この場合においても負荷
Z_Lに流れる電流I_Lは第８図示のようになり、V_S2
（ｔ）≒V_C2−V_B2およびV_S2（ｔ）≒−V_B3−V_E2付
近で直線性がくずれてしまう。

［目的］よつて、本考案の目的は、既述のＢ級増幅器に
見られるごとき入力信号V_S（ｔ）の零ボルト付近
で生じる歪を除去し、直線性も良く、且つ温度特
性も改良した増幅回路を提供することにある。

［考案の構成］かかる目的を達成するために、本考案では、ほ
ぼ同一の特性を有する２個のトランジスタについ
て、それぞれのエミツタもしくはソース、および
それぞれのコレクタもしくはドレインを共通に接
続したトランジスタ対を相補接続するとともに、
トランジスタ対の一方のベースもしくはゲートに
所定のバイアス電圧を、他方のベースもしくはゲ
ートに前記の所定バイアス電圧と同一の電圧に入
力信号電圧を重畳してなる電圧をそれぞれ印加
し、トランジスタ対の相補接続点から出力を取り
出すよう構成する。

［実施例］以下に、図面を用いて本考案を詳細に説明す
る。

第９図は本考案の一実施例を示す回路図であ
る。ここで、入力信号V_S3（ｔ）は、トランジス
タT_r5とT_r7のベースに対しそれぞれ所定のバイ
アス電圧V_B5およびV_B7に重畳したかたちで与え
られる。また、トランジスタT_r4，T_r6には電圧
V_B4およびV_B6をバイアス電圧としてそれぞれ印
加する。前述したように、本考案ではバイアス電
圧V_B5はバイアス電圧V_B4に等しく、バイアス電
圧V_B7はバイアス電圧V_B6に等しく設定する。

いま、トランジスタT_r6とT_r7とに注目して考
えるに、トランジスタT_r7のベース電圧V_B7＋V_S3
（ｔ）がトランジスタT_r6のベース電圧V_B6（＝
V_B7）よりも高いときは、トランジスタT_r7は能
動、トランジスタT_r6は遮断状態となる。逆に、
トランジスタT_r7のベース電圧V_B7＋V_S3（ｔ）が
トランジスタT_r6のベース電圧V_B6（＝V_B7）より
も低いときは、トランジスタT_r7は遮断、トラン
ジスタT_r6は能動状態となる。したがつて、トラ
ンジスタT_r6，T_r7に共通のエミツタ抵抗R_ESに流
れる電流I_ESは、信号電圧V_S3（ｔ）≧０の場合 I_ES＝（V_B7＋V_S3（ｔ）＋V_E3−V_BE7）／R_E5 ……(2) 信号電圧V_S3（ｔ）＜０の場合 I_ES＝（V_B6＋V_E3−V_BE6）／R_E5 ……(3) となる。但し、(2)，(3)式においてV_BE7，V_BE6はそ
れぞれトランジスタT_r7，T_r6のエミツタ・ベー
ス間のしきい値電圧で、一般のシリコントランジ
スタの場合0.7ボルト程度である。

上述の(2)，(3)式は第１０図に示す信号電圧V_S3
（ｔ）の対負荷電流I_L特性中のそれぞれA₁および
A₂に対応する。本考案では、トランジスタT_r6，
T_r7のいずれかは常に導通状態にあるから、(2)，
(3)式のそれぞれV_BE6，V_BE7は共に0.7ボルトであ
り、従つて、V_S3（ｔ）≒０付近では既述のＢ級
増幅器のカツトオフ特性（第５図の破線Ａ参照）
よりも急峻であり、V_S3（ｔ）＜０では前述のしき
い値電圧V_BE6を0.7ボルトに維持できる範囲でき
わめて小さい一定電流値となる。

なお、上述の説明において、「きわめて小さい
一定電流値」と表現した理由は次のとおりであ
る。すなわち、一般的に、シリコントランジスタ
の場合はエミツタ電流を上述のきわめて小さい一
定電流値たとえば0.3mA程度にした場合でも、エ
ミツタ・ベース間電圧は0.7ボルトに近い値を示
し、能動状態となる。従つて第９図示のトランジ
スタT_r6，T_r7のバイアス電圧V_B6，V_B7はエミツ
タ電流I_E5を0.3mAとすると、 V_B6，V_B7＝0.3×10_-3×R_E5＋0.7−V_E3 （但し、第一項はエミツタ抵抗R_E5による電圧
降下、0.7はベース・エミツタ間電圧（ボルト））
となり、いま抵抗R_E5を2.5KΩとした場合、バイ
アス電圧V_B6，V_B7は0.3×10_-3×2.5×10₃＋0.7＝
1.45ボルト程度電源電圧（−V_E3）より高い値と
なる。つまり、バイアス電圧V_B6，V_B7をこの程
度の小さな値にしておけば、V_S3（ｔ）＜０でトラ
ンジスタT_r7は遮断、トランジスタT_r6は能動状
態となり、抵抗R_E5に流れる電流I_E5はトランジス
タT_r6のベース電位のみに依存し、きわめて小さ
な値（本例では0.3mA）とすることができる。

以下に本考案の原理を説明する。

いま第１１図に示す回路において、トランジス
タT_r9のベース電圧V_Bが＋電位から零ボルトに近
づいてその極限（すなわちトランジスタT_r8が能
動、トランジスタT_r9が、遮断状態の直前状態）
にある場合には、第１１図示の回路は第１２図に
示す回路とほぼ等価であると考えることができ
る。その理由は、トランジスタT_r8が能動状態で
あり且つそのベース電圧が零ボルトにホールドさ
れているので、エミツタ電圧はほぼ−0.7ボルト
であると考えられることによる。よつて、トラン
ジスタT_r9のエミツタ電流Ｉは次式で示される。

Ｉ＝I_ES［exp｛ｅ（V_B−V_E）／kT｝−１］＝I_ES［exp｛ｅ（V_B−0.7）／kT｝−１］ ……(4) ここで、 V_B：ベース電圧、 V_E：エミツタ電圧、 I_ES：エミツタ飽和電流、ｋ：ボルツマン定数、ｅ：電子の電荷量、Ｔ：絶対温度（〓）である。

次に、本考案と比較のため一般的なエミツタフ
オロアの特性を説明する。

いま、第１３図に示す如く、十分大なるエミツ
タ電流I′が流れているときに、そのエミツタ電圧
V_Eが−0.7ボルトであるものと仮定する。かかる
状態の下において、ベース電圧のわずかな低下に
伴つてエミツタ電流I′が大幅に減少し、抵抗R_Eに
よる電圧降下が小さくなると、エミツタ電圧V_E
は−0.7ボルトより小さくなる（すなわち、より
マイナスの方に引き込まれる）。これを数式で表
すと、エミツタ電流が減少した場合には V_B−V_E＞V_B−（−0.7）＝V_B＋0.7 ……(5) ∴V_B−V_E＞V_B＋0.7 一方、トランジスタT_r10のエミツタ電流I′は (4)式と同様に I′＝I_ES［exp｛ｅ（V_B−V_E）／kT｝−１］であるから、(5)式により次の不等式が成立する。

I′＝I_ES［exp｛ｅ（V_B−V_E）／kT｝−１］＞I_ES［exp｛ｅ（V_B＋0.7）／kT｝−１］＝Ｉしたがつて、 I′＞Ｉとなり、通常のエミツタフオロア（第１３図参
照）に比して、第１１図示の回路のほうがより小
さな出力電流値を有することになる。

かくして、エミツタを共通にした場合と通常の
エミツタフオロアの場合についてベース圧とエミ
ツタ電流との関係を求めて図示すると第１４図に
示すとおりになる。

また、第１１図示のトランジスタ対T_r8および
T_r9は、第９図示のトランジスタ対T_r6およびT_r7
にそれぞれ対応していることが明らかである。よ
つて、一般的なエミツタフオロア（第１３図参
照）に比べて、本考案の一部を構成するトランジ
スタ対T_r6及びT_r7（第９図参照）は、より急峻な
立ち上がり特性（換言すれば、いわゆる切れの良
い特性）を有することになる。

以上の説明は、第９図示のトランジスタ対T_r4
およびT_r5についても同様である。すなわち、ト
ランジスタT_r5のベース電圧V_B5＋V_S3（ｔ）がト
ランジスタT_r4のベース電圧V_B4より低い（すな
わちV_B5＋V_S3（ｔ）＜V_B4）ときには、トランジス
タT_r5は能動、トランジスタT_r4は遮断状態とな
る。他方、V_B5＋V_S3（ｔ）＞V_B4のときには、トラ
ンジスタT_r5は遮断、トランジスタT_r4は能動状
態となる。したがつて、抵抗R_E4に流れる電流I_E4
は、 V_S3（ｔ）≦０の場合（第１０図のB₁に対応） I_E4＝（V_B5＋V_S3（ｔ）−V_BE5−V_C3）／R_E4 V_S3（ｔ）＞０の場合（第１０図のB₂に対応） I_E4＝（V_B4−V_BE4−V_C3）／R_E4 となり、それぞれ第１０図に示す折れ線B₁，B₂
のような特性が得られる。よつて、入力信号V_S3
（ｔ）を負電位から零ボルトに近づけていくと
V_S3（ｔ）≒０の近傍で急激にきわめて小さな一
定電流値となる。

そして、第１０図における負荷電流I_Lに示す折
れ線A₁，A₂およびB₂，B₁を合成することにより
得られる特性が負荷Z_L（第９図参照）に流れる電
流を示し、直線Ｃとなる。この場合においても、
｜V_C3｜＝｜V_E3｜，R_E4＝R_E5と仮定してある。
このように第１０図示の折れ線A₁およびB₁がＰ
点，Ｑ点でそれぞれ急峻にきわめて小さい一定電
流値となることから、V_B4〜V_B7を適切に調整し
て両者を合成すると、ほぼ完全な直線となり無歪
特性が得られる。

次に、本考案に係る増幅回路の温度特性につい
て述べる。いま、トランジスタ対T_r6およびT_r7
に注目すると、V_S3（ｔ）＜０のときトランジスタ
T_r6に流れる電流は(3)式で表わされる。しかし、
(3)式中のV_BE6は温度の関数であり、近似的にV_BE6
＝₀V_BE6−α₆Ｔと表わせる（但し、₀V_BE6は基準温
度Toにおけるベース・エミツタ間電圧、αは温
度係数でシリコントランジスタの場合2.3mV／℃
程度である）ことから、(3)式は V_S3（ｔ）＜０の場合 I_E5＝（V_B6＋V_E3−₀V_BE6＋α₆Ｔ）／R_E5 ……(6) となる。また、V_S3（ｔ）＞０のときトランジスタ
T_r7に流れる電流は、同様にV_BE7＝₀V_BE7−α₇Ｔと
おくことにより、(2)式は V_S3（ｔ）＞０の場合 I_E5＝（V_B7＋V_S3（ｔ）＋V_E3−₀V_BE7 ＋α₇Ｔ）／R_E5 ……(7) となる。ここで、トランジスタT_r6およびT_r7は
同じ特性を備えているので、ほぼα6＝α7が成立
することから、第１０図示の直線A₁とA₂との交
点Ｐは横軸（信号電圧）方向には動かず、縦軸
（負荷電流）方向に対して上下するのみである。
また、これと同様なことがトランジスタT_r4およ
びT_r5についても成立し、直線B₂およびB₁の交点
Ｑは縦軸（負荷電流）方向に、それも交点Ｐとは
逆方向に等量上下するだけである。したがつて、
温度が変化した場合にも、使用するトランジスタ
の特性が揃つている限り、直線Ｃの直線性は変化
することなく、歪の無い出力信号が得られる。

なお、以上の説明ではバイポーラトランジスタ
を用いて本考案回路を構成したが、ユニポーラト
ランジスタすなわち電界効果トランジスタ
（FET）を用いて構成してもよいこと勿論であ
る。

最後に、本考案を適用した具体的回路例を示
し、以下に説明する。

第１５図は、テレビカメラの偏向電圧補正回路
に用いるための基本回路図である。

ここで、トランジスタT_r1には2SA879、トラン
ジスタT_r2には2SC1573を用いた。また、コンデ
ンサ２は周波数特性を補償するために用いる。ダ
イオード４および抵抗器６の直列回路は、大振幅
時にトランジスタT_r1，T_r2とコンデンサ２との
作用によりクランプ動作が引き起こされるのを防
止するための回路である。ダイオード８は逆電圧
印加時におけるトランジスタ破壊防止用の素子で
ある。更に、ダイオード１０および抵抗器１２の
直列回路は、上述のダイオード４および抵抗器６
を考慮して、対称性を改善するために用いる。い
ずれにしても、上述の各素子２〜１２は、本考案
の基本的動作原理に何ら影響を与えるものではな
い。

第１５図示の本考案に係る回路と従来からの増
幅回路とを比較するために、第１６図示のＢ級増
幅回路を用いてその出力特性を比較してみる。

第１６図示のＢ級増幅回路において、T_r1はト
ランジスタ2SA879，Tr₂はトランジスタ
2SC1573、２２は温度補償用ダイオード、２４は
周波数特性補償用コンデンサ、２６および２８は
大振幅時にトランジスタT_r1，T_r2とコンデンサ
２４との作用によりクランプ動作が引き起こされ
るのを防止するための抵抗器およびダイオード、
３０はバイアス調整用の可変抵抗器である。但
し、上述の各素子２２〜２８は、本Ｂ級増幅回路
の基本的動作とは直接関係のない付随的素子であ
る。

第１７図Ａ，Ｂは第１６図に示した回路（従来
例）の出力波形（30KHz）を示す実験写真、第１
８図Ａ，Ｂは第１５図に示した回路（本考案）の
出力波形（30KHz）を示す実験写真である。但
し、それぞれの写真Ｂは写真Ａに示す出力波形の
一部をオシロスコープ面上に拡大して描かせたも
のである。

このように、一対のトランジスタのベース電圧
を適切に調整することにより、いわゆるＢ級増幅
特有の歪を除去できることは、第１７図Ａ，Ｂお
よび第１８図Ａ，Ｂに示す実験結果によつて証明
された。

［効果］以上詳述したとおり、本考案を実験することに
より、トランジスタをいわゆるＢ級動作させ且つ
その消費電力を少なくすることができる。また、
かかるＢ級動作特有の歪については、それぞれ対
になるトランジスタ（例えば第９図示のT_r4と
T_r5，T_r6，T_r7）のベース電圧のバランスをとる
ことにより除去することができる。更に、この対
となるトランジスタによつて、温度変化による歪
の発生を防止できるという効果が得られる。

本考案に係る増幅回路は、低消費電力にも拘ら
ず、大きな入力信号に対しても歪を発生すること
が無いことを利用して、テレビカメラや陰極線表
示管（CRT）の偏向回路、音声増幅器など大振
幅入力の増幅器に適用するのが好適である。

【図面の簡単な説明】

第１図は従来から知られているＡ級増幅器の一
例を示す回路図、第２図は第１図の動作を説明す
る線図、第３図は従来から知られているＢ級増幅
器の一例を示す回路図、第４図ないし第８図は従
来から知られているＢ級増幅器の欠点を説明する
線図、第９図は本考案の一実施例を示す回路図、
第１０図は本実施例の動作を説明するための線
図、第１１図ないし第１３図は本考案の動作原理
を説明するための回路図、第１４図は本考案と通
常のエミツタフオロアについて動作特性を比較す
る線図、第１５図は本考案を適用した具体的回路
を示す回路図、第１６図は第１５図示の回路と比
較するために用いる従来例（Ｂ級増幅回路）を示
す回路図、第１７図Ａ，Ｂおよび第１８図Ａ，Ｂ
は本考案に係る実験結果を示すオシロ波形の写真
である。 T_r1〜T_r10：トランジスタ。Z_L：負荷。

Claims

【実用新案登録請求の範囲】

同一の仕様で製作された２個のトランジスタに
ついて、それぞれのエミツタもしくはソース、お
よび、コレクタもしくはドレインを共通に接続し
てトランジスタ対を形成し、前記トランジスタ対
を２つ用いて直列接続するにあたり、当該トラン
ジスタ対のコレクタ同士もしくはドレイン同士を
相補接続するとともに、前記相補接続された２つ
のトランジスタ対のそれぞれに含まれる一方のト
ランジスタのベースもしくはゲートに前記それぞ
れのトランジスタ対をＢ級動作させるための所定
のバイアス電圧を、他方のベースもしくはゲート
に前記所定のバイアス電圧と同一の電圧に入力信
号電圧を重畳してなる電圧をそれぞれ印加し、前
記トランジスタ対の相補接続点から出力を取り出
すようにしたことを特徴とする増幅回路。