JPH0351779A - 半導体集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明は、半導体集積回路に関し、さら仁詳しくは、演
算処理動作を行う処理回路（略称ｃｐｕ＞と、その処理
回路ととちゃ動作する周辺回路とを、たとえば１つの半
導体チップ上に形成して構成される半導体集積回路に関
する。

従来の技術 処理回路と周辺回路とで１つの装置を構成する場合、成
る先行技術では、処理回路と周辺回路とをそれぞれ別々
の半導体チップ上に形成し、こうして複数の半導体集積
回路を相互に接続して、１つの装置を構成している０周
辺回路というのは、たとえばランダムアクセスメモリ、
リードオンリメモリ、および入出力インタフェイスなど
である。

このような処理回路と周辺回路とが個別的に半導体集積
回路によって実現される構成では、処理回路から出力さ
れる信号または処理回路に入力される信号を、外部から
確実に確認することができ、試験動作を行うことが容易
である。

これに対して、他の先行技術では、１つの装置を構成す
るために、処理回路とその周辺回路とを１つの半導体チ
ップ上に形成し、こうして１つの装置を１つの半導体集
積回路、たとえば大規模集積回路（略称ＬＳＩ）で実現
する場合がある。このような先行技術では、処理回路か
ら出力される信号または処理回路に入力される信号は半
導体集積回路の内部で用いられるだけであって、外部に
取出すことができないように構成されることが多い 発明が解決しようとする課題 このような先行技術では、たとえば処理回路から出力さ
れる信号または処理回路に入力される信号を外部から確
認することができない、したがって完成した半導体Ａｆ
ｉ１回路の試験を行おうとしても、処理回路に対して信
号が入出力されることによって周辺回路がその影響を受
けて動ｆ′ＰＬ、したがって処理回路の試験動作を行う
ことができなくなる。

本発明の目的は、処理回路と周辺回路とをそれらの各動
作による影響を受けることなく、個別的に試験動作させ
ることができるようにした半導体集積回路を提供するこ
とである。

課題を解決するための手段 本発明は、演算処理動作を行う処理回路と、処理回路と
ともに動作する周辺回路と、処理回路と周辺回路とにそ
れぞれ接続され、接続端子を有し、その接続端子に与え
られる外部からの信号に応答して、処理回路または周辺
回路を個別的に試験動作させ、試験動作を行わないとき
、処理回路と周辺回路とを相互に接続して協働するよう
に動作させる制御回路とを含み、 処理回路と周辺回路と制御回路とが単一の半導体チップ
に形成されていることを特徴とする半導体集積回路であ
る。

ｆヤ用 本発明に従えば、演算処理動作を行う処理回路と、その
処理回路とともに動作する周辺回路とは、制御回路を介
して、それぞれ接続されており、この制御回路には、入
力端子が設けられ、この入力端子に外部からの信号が与
えられ、これによって処理回路または周辺回路が個別的
に試験動作することができる。したがって処理回路と周
辺回路とを個別的に試験し、たとえば処理回路から出力
される信号または処理回路に入力される信号を外部に直
接取出して、確実に確認することができる。

処理回路および周辺回路の試験動作を行わないときには
、制御回路は処理回路と周辺回路とを相互に接続して協
働するように動作させる。

実施例 第１０は、本発明の一実施例のブロック図である。単一
の半導体チップ１仁は、大規模集積回路などの半導体集
積回路１が構成される。この半導体集積回路１内には、
処理回路２と周辺回路３゜４とが形成されており、さら
に本発明に従う制御回路５が形成される。処１回路２と
周辺回路３゜４とは、制御回路５と、内部アドレスバス
６ａと。

内部データバス６ｂと内部制御信号バス６ｃとによ−）
でそれぞれ相互に接続されている。さらにまた制御回路
５には、アドレスバス７ａとデータバス７ｂと制御信号
バス７ｃとが接続され、これらのバス７　ａ　、７　ｂ
　＋　７　ｃが、１または複数の各接続端子８ａ、８ｂ
、８Ｃにそれぞれ接続される。

さらにまた制御回路５には、テスト信号線７ｄが接続さ
れており、このテスト信号線７ｄは、外部から複数種類
のうちの１つの試験動作を指定するためのテスト信号が
与えられる接続端子８ｄに接続される。

第２図は、制御回路５の具体的な構成を示すブロック図
である。制御回路５は、内部アドレスバス６ごとアドレ
スバス７ａとに接続されるアドレスバスコントロール回
路９ａと、内部データバス６ｂとデータバス７ｂとに接
続されるデータバスコントロール回路９ｂと、内部制御
信号バス６ｃと制御信号バス７ｃとに接続される制御信
号コントロール回路９ｃとを有し、これらの回ｆｌ　９
　ａ　。

９ｂ、９ｃにはテスト信号線７ｄを介して、外部から試
験動４％を選択的に行うべきことを表す試験Ｉ１１御信
号が与えられる。

半導体集積回路１に形成されている処理回路２の試験を
行うにあたっては、接続端子８ｄには試験動作を行うべ
きことを表す信号を与えるとともに、処理回路２のため
のアドレス信号、データ信号および制御信号を接続端子
８ａ、８ｂ、８ｃからバス７ａ、７ｂ、７ｃをそれぞれ
介して、アドレスバスコントロール回路９ａ、データバ
スコントロール回路９ｂおよび制御信号コント−ロール
回路９Ｃを経て、内部バス６ａ、６ｂ、６ｃをさらに経
て、処理回路２に与える。このときテスト信号線７ｄか
らの信号によって、データバスコントロール回路９ｂと
制御信号コントロール回路９Ｃとは休止したままとする
。処理回路２は接続端子８ａ、８ｂ、８ｃから与えられ
る信号に応答して試験動作を行い、これによって処理し
た信号を内部バス６　”　＋　６　ｂ　＋　６　ｃ　、
回路９ａ、９ｂ、９ｃおよびバス７ａ、７ｂ、７ｃを介
して、接続端子９ａ、８ｂ、ｆ３ｃに導出する。これに
よって半導体＃＆積回路１の外部では、処理回路２が正
常に動ｆ％するかどうかなどの試験を行って確認するこ
とができる。

また周辺回路３．４も同様にして個別的に試験動作させ
て、試験を行うことができる。

なお、処理回路２および周辺回路３．４の試験動作を行
わないときには、処理回路らには接続端子８ｄからテス
ト信号を与える。このときアドレスバスコントロール回
路９ａとデータバスコントロール回路９ｂと制御信号コ
ントロール回路９ｃは、処理回路２と周辺回路３，４と
を相互に接続する。したがって処理回路２と周辺回路３
．４とは協働して、目的とする演算処理動作を実行する
。

接続端子８　ａ　＋　８　ｂ　ｒ　８　ｃ　＋　８　ｄ
は、入力専用端子、出力専用端子および入出力兼用端子
などであってもよい、半導体集積回路１内には、その他
の回路が実装されてもよい。

このようにして、処理回路２と周辺回路３．４とを、相
互に影響を生じることなく、個別的に試験動作すること
ができるので、各回路２，３．４毎のたとえば故障検出
率などを調べることができ、半導体集積回路１の信頼性
の向上を図ることができるようになる。

周辺回路３．４というのは、たとえばランダムアクセス
メモリ、リードオンリメモリおよび入出力インタフェイ
スなどであってもよく、その他の処理回路２とともに動
作する回路であってもよい。

発明の効果 以上のように本発明によれば、処理回路と周辺回路とは
制御回路を介して接続されており、ＩＩＩＪ１１回路に
設けられている入力端子から外部の信号を与えることに
よって、処理回路と周辺回路とを個別的に試験動作させ
ることができ、これによってたとえば処理回路から出力
される信号または処理回路に入力される信号を直接取出
して、確実に確認することができる。また試験動作を行
わないときには処理回路と周辺回路とを相互に接続して
協働するように動作させ、支障がない。

【図面の簡単な説明】

第１図は本発明の一実施例の半導体集積回路１のブロッ
ク図、第２図は制御回路らの具体的な構成を示すブロッ
ク図である。 １・・・半導体集積回路、２・・・処理回路、３．４・
−・周辺回路、５・・・制御回路、６ａ・−・内部アド
レスバス、６ｂ・・・内部データバス、６ｃ・・・内部
制御信号バス、７ａ・・・アドレスバス、７ｂ−・デー
タバス、７Ｃ・・・制御信号バス、７ｄ・・・テスト信
号線、８ａ。 ｓｂ、ｓｃ、８ｄ・ｍ続端子 第　２囚

Claims (1)

1. 【特許請求の範囲】 演算処理動作を行う処理回路と、 処理回路とともに動作する周辺回路と、 処理回路と周辺回路とにそれぞれ、接続され、接続端子
   を有し、その接続端子に与えられる外部からの信号に応
   答して、処理回路または周辺回路を個別的に試験動作さ
   せ、試験動作を行わないとき処理回路と周辺回路とを相
   互に接続して協働するように動作させる制御回路とを含
   み、 処理回路と周辺回路と制御回路とが単一の半導体チップ
   に形成されていることを特徴とする半導体集積回路。