JPS6385378A - 集積回路 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 ［発明の目的］ （産業上の利用分野） この発明は、互いに接続されている複数の機能回路を有
する集積回路に関し、詳しくは、複数の機能回路をそれ
ぞれ独立に試験することができるように構成した集積回
路に関する。

（従来の技術） 近年、集積回路技術が進歩して集積回路の集積度が増大
するにつれて、１個の集積回路パッケージに複数の機能
回路を収納し、これらの機能回路を互いに接続して１つ
のシステム回路を構成するような集積回路、すなわち超
大規模集積回路■ＬＳＩが開発されている。更に具体的
に説明すると、例えば１個の集積回路パッケージにマイ
クロプロセッサ、プログラム用ＲＯＭ、ビデオディスプ
レイプロセッサ、周辺インタフェース等の複数の機能回
路を収納するとともに、これらの各機能回路を互いに接
続して例えば画像処理システムのような１つのシステム
回路を構成する集積回路ＶＬＳＩが開発されている。こ
のように複数の機能回路を集積して１つのシステム回路
を１個の集積回路として構成することにより、従来、複
数の集積回路パッケージを必要としてこれをプリント基
板に実装して構成していた場合に比較して、プリント基
板の大きさおよび枚数が低減するとともに、各集積回路
パッケージ間の接続本数も低減して全体のスペースを小
さくでき、経済性および信頼性も向上するという利点が
ある。

このようなシステム回路を構成する集積回路■ＬＳＩに
おいては、各機能回路間の接続は集積回路ＶＬＳＩ内で
行なわれ、外部接続端子として現れてこない上に、内部
に収納されている各機能回路は通常外部から直接アクセ
スしたり接続できないように構成されている。

このため、このような集積回路ＶＬＳＩを試験するには
、外部接続端子から全体的に機能試験を行なうことがで
きるのみである。

一方、このような集積回路ＶＬＳＩに収納されている各
機能回路は、従来単一の集積回路パッケージでそれぞれ
構成されていたものであって、各集積回路パッケージ毎
に専用のＩＣテスタが用意され、このＩＣテスタによっ
て専用に試験されていたものであった。

（発明が解決しようとする問題点） 上述したように複数の機能回路からなる１つのシステム
回路を１個の集積回路パッケージに構成すると、内蔵さ
れている個々の機能回路を適確に試験できない、すなわ
ち従来用意されていた専用のＩＣテスタを使用して個々
の機能回路を試験できないという問題があるとともに、
該集積回路パッケージを全体的かつ機能的に試験する専
用の試Ｍｉｌを新たに開発することが必要となり、この
ようなシステム化された多機能を有する集積回路の開発
効率を著しく低下させるという問題がある。

この発明は、上記に鑑みてなされたもので、その目的と
するところは、従来開発されている既存のＩＣテスタを
その・まま使用でき、新たに専用試験機を開発する必要
がなく、無駄な開発費の発生を防止して全体的経済化を
達成し、開発効率を向上し得る集積回路を提供すること
にある。

［発明の目的］ （問題点を解決するための手段） 上記問題点を解決するために、互いに接続されている複
数の機能回路および外部回路との信号の授受を行なうた
めの入出力端子を有する集積回路であって、この発明は
、前記複数の機能回路の少なくとも１つを選択するため
の選択信号を入力する選択信号入力端子と、該選択信号
入力端子から入力される選択信号によって選択された機
能回路を他の機能回路から分離する分離手段と、前記選
択信号によって選択された機能回路を前記入出力端子か
ら試験できるように該選択された機能回路のみを前記入
出力端子と接続する試験用接続手段とを有することを要
旨とする。

（作用） この発明の集積回路においては、選択信号によって複数
の殿能回路の１つを選択し、該１択した（本能回路を他
の機能回路が分離し、該選択された機能回路のみを入出
力端子に接続し、該選択された機能回路のみを入出力端
子を介して外部から試験できるようにしている。

（実施例） 以下、図面を用いてこの発明の詳細な説明する。

第１図はこの発明の一実滴例に係る集積回路のブロック
図である。同図に示す集積回路、すなわち集積回路ＶＬ
Ｓ　Ｉは、複数の機能回路としてマイクロプロセッサ（
ＭＰＵ）１と、ビデオディスプレイプロセッサ（ＶＤＰ
）３と、プログラマブルサウンドジェネレータ（ＰＳＧ
）５と、ペリフェラルパラレルインタフェース（ＰＰＩ
）７とを有するとともに、更に試験回路（ＴＥＳＴ）９
を有する。また、各機能回路、すなわちＭＰＵＩ、ＶＤ
Ｐ３、ＰＳＧ５、ＰＰｌ７はそれぞれ接続線１１．１３
，１５．１７を介して試験回路９に接続され、試験回路
９を介して互いに接続されているとともに、試験回路９
は外部接続端子３１およびテスト端子３３に接続されて
いる。この結果、各機能回路１〜７は必要なものが対応
する接続線１１〜１７および試験回路９を介して外部接
続端子３１に接続され、該外部接続端子３１を介して信
号の授受を行なうようになっている。また、各握部回路
１．３．５．７はそれぞれ独立に個別接枝端子２１，２
３．２５．２７に接続され、該端。

子を介して外部と接続されている部分もある。この独立
に個別接続端子に接続されている各機能回路の端子は各
機能回路間で相互接続される必要のない端子であり、各
機能回路に独自の特殊端子等が一例としである。

このような構成された集積回路ＶＬＳＩは、通常テスト
端子３３から非テスト信号が入力されている時、すなわ
ち通常モードの時、各機能回路１〜７が試験回路９を介
して相互に信号の授受を行ないながら外部接続端子３１
および個別接続端子２１を介して外部と信号の授受を行
なうという機能回路１〜７の協働動作により１つのシス
テム回路を構成している。

一方、テスト端子３３から非テスト信号の代りに選択信
号が供給され、この選択信号により４つの機能回路１〜
７の１つが選択されると、試験モードになり、この選択
された機能回路のみが外部接続端子３１に試験回路９を
介して接続されるとともに、他の機能回路は電気的に分
離され、これにより選択された機能回路のみを外部接続
端子３１および対応する個別接続端子から試験できるよ
うになっている。

具体的に説明すると、テスト端子３３から選択信号が入
力されると、集積回路Ｖ　Ｌ　Ｓ　Ｉは試験モードに設
定され、該選択信号によって選択された１つの機能回路
、例えばＭＰｔＪ　１　、ＶＤＰ３、ＰＳＧ５またはＰ
Ｐｌ７のうちの１つのみが伯のは能回路から分離される
。それから、この選択された機能回路のみが試験回路９
および外部接続端子３１を介して図示しない外部の試験
機に接続され、この試験機から供給される試験信号によ
り該選択された機能回路のみが試験されるのである。す
なわち、この試験モードにおいては、互いに接続された
複数の別面回路は、選択された機能回路のみが他の回路
から分離され、通常外部接続端子３１に出ていないよう
な信号線、すなわち選択された機能回路の信号線が試験
回路９の作用により外部接続端子３１に接続され、この
外部接続端子３１および信号線を介して該選択した機能
回路を外部から試験できるのである。換言すると、各機
能回路は通常試験回路９を介して相互に接続され、この
相互接続線は内部の信号線として処理され、通常外部接
続端子３１を介して外部に出てこない信号線であるが、
上記試験モードの場合のみ、選択された機能回路の信号
線のうち必要な信号線が試験回路９の作用により外部接
続端子３１に接続され、該信号線を介して機能回路を外
部から試験できるのである。従って、試験モードにおい
ては、ＭＰＵ１、ＶＤＰ３、ＰＳＧ５またはＰＰｌ７が
各々従来から用意されている専用のＩＣテスタで単独で
試験することができ、集積回路ＶＬＳＩ全体を試験する
特殊な試験機を開発する必要がないのである。

第２図はこのような集積回路ＶＬＳＩの他の実施例に係
る具体的回路例である。この集積回路ＶＬＳＩは、機能
回路として２つの回路、すなわち第１のＬＳＩ（１）４
１および第２のＬＳＩ（２）４３を有するとともに、ア
ンド５１〜５５、オア回路５７およびインバータ５９か
らなる試験回路４５を有し、更に試験回路４５には出力
端子４７およびテスト端子４９が接続されている。

この集積回路ＶＬＳＩは、テスト端子４９に高レベル信
号が供給されている時には通常モードとして作動し、テ
スト端子４９に低レベル信号が供給されている時にはＬ
ＳＩ（’Ｉ）試験モードとして作動するようになってい
る。

すなわち、テスト端子４９に高レベル信号が供給された
通常モードの時には、該高レベル信号によりアンド回路
５１．５５がゲートされるとともに、インバータ５９を
介してアンド回路５３はインヒビットされる。この結果
、通常モードでは、第１のＬＳＩ（１）４１の出力は、
出力端子４７から外部に接続されることなく第２のＬＳ
Ｉ（２）４３に接続され、この互いに接続された第１お
よび第２の１８１　（２）４１．４３によって１つのシ
ステム回路が構成され、第２のＬＳＩ（２）４３からの
出力のみがアンド回路５５を介して出力端子４７から外
部に出力されている。

一方、テスト端子４９に低レベル信号が供給されたＬＳ
Ｉ（１）試験モードでは、該低レベル信号によりアンド
回路５１．５５はインヒビットされ、第１のＬＳＩ（１
）４１から第２のＬＳＩ（２）４３への接続は中断され
、第１のＬＳＩ（１）４１から第２のＬＳＩ（２）４３
は分離されるとともに、第１のＬＳＩ（１）４１の出力
がアンド回路５３、オア回路５７を介して出力端子４７
から外部に出力され、第２のＬＳＩ（２＞４３の出力は
アンド回路５５でインヒビットされて外部には出ないよ
うになっている。すなわち、第１のＬＳＩ（１）４１の
みが第２のＬＳＩ（２）４３から分離され独立に出力端
子４７に接続されるようになっている。そして、この接
続状態において出力端子４７に試験機を接続し、第１の
ＬＳＩ（１）４１のみを試験すれば出力端子４７から第
１のＬＳＩ（１）４１に関する試験データのみが試験機
に供給され、第１のＬＳＩ（１）４１を確実に試験でき
るのである。

このように試験回路４５で選択した機能回路のみを分離
し、独立に外部接続端子を介して外部試験様に接続する
ことにより、第１のＬＳＩ（１）４１用に既に開発され
ている専用のＩＣテスタである外部試験機を使用して該
機能回路を試験することができるため、集積回路ＶＬＳ
　Ｉ用に新たに専用の試験機を開発する必要がなく、経
済化を図れ得るとともに、試験機の開発がネックとなっ
て集積回路ＶＬＳＩの開発が遅れたり、にぶるというこ
とが無くなり、開発効率が向上するのである。

なお、この第２因の集積回路ＶＬＳＩでは、テスト端子
４９として１端子のみ設け、第１のＬＳＩ（１）４１の
試験しか行なっていないが、例えば２端子設けることに
より、この２端子に供給される選択信号の組合わせによ
り第２のＬＳＩ（２）４３の試験も単独で行なうことが
できる。すなわち、２端子に供給される選択信号の組合
わせを例えばｒｏＯＪとした場合には上記通常モードを
実行し、「０１」とした場合には第１のＬＳＩ（１）４
１を選択してこの第１のＬＳＩ（１）４１の試験のみを
行ない、また「１０」とした場合には第２のＬＳＩ（２
）４３を選択してこの第２のし５ｒ（２）４３の試験の
みを行なうように構成すればよいことにある。

第３図（ａ　）はこの発明の更に他の実施例に係る集積
回路のブロック図である。同図に示す集積回路、すなわ
ち集積回路ＶＬＳＩは、７回路までの機能回路を収納で
き、この７つの機能回路を個々に選択できるように３本
の試験端子６１．６３゜６５を有し、この試験端子６１
．６３．６５にそれぞれ選択信号ＴＥＳＴ１〜３が供給
されるようになっている。しかしながら、この図におい
ては、７つの機能回路のうちの１つの機能回路であるＣ
ＰＵ６７のみが示さている。なお、このＣＰＵ６７は一
例としてインデル社から市販されている７８０マイクロ
コンピユータである。

また、この集積回路ＶＬＳＩは試験回路６９を有する。

この試験回路６つは、各殿能回路を試験する場合、試験
しようとする機能回路を他の機能回路から分離し、該試
験しようとする機能回路のみを外部接続端子・を介して
外部の試験機に接続する線部を有するもである。

第３図（ｂ）は第３図（ａ　）の試験回路６９の部分的
詳細回路図であるが、同図に示すように試験端子６１．
６３．６５から供給される選択信号ＴＥＳＴ１〜３はデ
コーダ７１で解読され、１つの機能回路のみが選択され
るようになっている。

第３図（ｂ）では、デコーダ７１の出力Ｙ２によってＣ
ＰＵ６７を選択し、このＣＰＬＩ６７を他の機能回路か
ら分離し、ＣＰＵ６７から他の機能回路に接続されてい
る信号端子を外部端子に接続するための各ゲート回路が
付勢されるように構成されている。

なお、第３図の集積回路ＶＬＳＩでは、選択信号ＴＥＳ
Ｔ１〜３　ｒｏｏｏＪの場合、上記通常モードが設定さ
れるようになっている。

［発明の効果］ 以上説明したように、この発明によれば、選択信号によ
って複数の機能回路の１つを選択し、該選択した機能回
路を他の機能回路が分離し、該選択された機能回路のみ
を入出力端子に接続し、該選択された機能回路のみを入
出力端子を介して外部から試験できるようにしているの
で、該選択された機能回路のみを従来の■Ｃテスタを使
用して確実に試験することができ、新たな専用の試験機
を開発する必要がないため、経済的であり、開発効率を
著しく向上することができる。

【図面の簡単な説明】

第１図はこの発明の一実施例に係る集積回路のブロック
図、第２図はこの発明の他の実施例に係る集積回路の具
体的回路図、第３図はこの発明の更に他の実施例の回路
ブロック図である。 １〜４，４１．４３．６７・・・機能回路９．４５．６
９・・・試験回路

Claims (1)

【特許請求の範囲】
1. 互いに接続されている複数の機能回路および外部回路と
   の信号の授受を行なうための入出力端子を有する集積回
   路であつて、前記複数の機能回路の少なくとも１つを選
   択するための選択信号を入力する選択信号入力端子と、
   該選択信号入力端子から入力される選択信号によって選
   択された機能回路を他の機能回路から分離する分離手段
   と、前記選択信号によつて選択された機能回路を前記入
   出力端子から試験できるように該選択された機能回路の
   みを前記入出力端子と接続する試験用接続手段とを有す
   ることを特徴とする集積回路。