JPH0350448B2 - - Google Patents
Info
- Publication number
- JPH0350448B2 JPH0350448B2 JP7279185A JP7279185A JPH0350448B2 JP H0350448 B2 JPH0350448 B2 JP H0350448B2 JP 7279185 A JP7279185 A JP 7279185A JP 7279185 A JP7279185 A JP 7279185A JP H0350448 B2 JPH0350448 B2 JP H0350448B2
- Authority
- JP
- Japan
- Prior art keywords
- code string
- signal
- output
- address
- counting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 230000002441 reversible effect Effects 0.000 claims description 15
- 238000006243 chemical reaction Methods 0.000 claims description 5
- 238000001228 spectrum Methods 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000004044 response Effects 0.000 description 9
- 230000000694 effects Effects 0.000 description 5
- 230000005540 biological transmission Effects 0.000 description 4
- 101100524645 Toxoplasma gondii ROM5 gene Proteins 0.000 description 1
- 230000002238 attenuated effect Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
Landscapes
- Dc Digital Transmission (AREA)
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は一般にフイルタに関し、より詳しく
はデイジタルデータを波形整形して所望の時間域
波形を出力するフイルタに関する。
はデイジタルデータを波形整形して所望の時間域
波形を出力するフイルタに関する。
第７図は、例えばデイジタル衛星通信に関する
国際会議｛ICDSC（International Conference on
Digital Satellite Communication）｝、Ｃ−２、
Kyoto、1975、PP87−90.に示された従来のフイ
ルタの構成図である。
国際会議｛ICDSC（International Conference on
Digital Satellite Communication）｝、Ｃ−２、
Kyoto、1975、PP87−90.に示された従来のフイ
ルタの構成図である。
図において１はNRZ（non return to zero）デ
ータの入力ポート、２はこの入力ポートから入力
されるNRZ信号をこの信号と同じクロツクレー
トfCLで順次左側に記憶しておくＮビツトのシフ
トレジスタ、３は、上記クロツクレートfCLのM1
倍のクロツクM1・fCLが入力されるクロツク入力
ポート、４はこのクロツク入力ポート３から入力
されるクロツクにより動作するM2ビツトのバイ
ナリカウンタ、５はこのバイナリカウンタ４と上
記Ｎビツトのシフトレジスタ２からの（Ｎ＋M2）
ビツト分のアドレス信号により該アドレス信号に
対応しているアドレスに書き込まれたＬビツトの
デイジタルデータを出力するRead Only
Memory（読出し専用メモリ、以下「ROM」とい
う）、６はこのROM５から出力される前記Ｌビ
ツトのデイジタルデータを受けてこれをデイジタ
ル／アナログ変換して出力するＬビツトのＤ／Ａ
変換器、７はこのＤ／Ａ変換器６から出力される
アナログ信号を出力する出力ポートである。前述
したように前記ROM５は、Ｎビツトの入力デー
タ系列と、バイナリカウンタ４からのM2ビツト
の合計（Ｎ＋M2）ビツト分の信号をアドレス信
号として取り込む。該ROM５は、各アドレスに
対応して出力波形の振幅値をＬビツトずつ記憶し
ており、時間Ｔ／M1毎にＤ／Ａ変換器６にデー
タを出力している。
ータの入力ポート、２はこの入力ポートから入力
されるNRZ信号をこの信号と同じクロツクレー
トfCLで順次左側に記憶しておくＮビツトのシフ
トレジスタ、３は、上記クロツクレートfCLのM1
倍のクロツクM1・fCLが入力されるクロツク入力
ポート、４はこのクロツク入力ポート３から入力
されるクロツクにより動作するM2ビツトのバイ
ナリカウンタ、５はこのバイナリカウンタ４と上
記Ｎビツトのシフトレジスタ２からの（Ｎ＋M2）
ビツト分のアドレス信号により該アドレス信号に
対応しているアドレスに書き込まれたＬビツトの
デイジタルデータを出力するRead Only
Memory（読出し専用メモリ、以下「ROM」とい
う）、６はこのROM５から出力される前記Ｌビ
ツトのデイジタルデータを受けてこれをデイジタ
ル／アナログ変換して出力するＬビツトのＤ／Ａ
変換器、７はこのＤ／Ａ変換器６から出力される
アナログ信号を出力する出力ポートである。前述
したように前記ROM５は、Ｎビツトの入力デー
タ系列と、バイナリカウンタ４からのM2ビツト
の合計（Ｎ＋M2）ビツト分の信号をアドレス信
号として取り込む。該ROM５は、各アドレスに
対応して出力波形の振幅値をＬビツトずつ記憶し
ており、時間Ｔ／M1毎にＤ／Ａ変換器６にデー
タを出力している。
次に上述した構成のフイルタの動作について説
明する。まず、該フイルタのパラメータをＮ：イ
ンパルス応答の継続時間（単位、ビツト）、M1：
データ１ビツト当りのサンプル数（M1＝2M2、
M2：整数）に設定する。該フイルタのデイジタ
ルデータの入力ポート１に入力されたNRZ信号
はシフトレジスタ２に入力される。インパルス応
答はＮビツト（又はNT（秒）、Ｔ＝１／fCL：１ビ
ツト当りの時間）継続するから、１基本タイムス
ロツトＴ時間中には最大2N個の異なる波形が存在
する。前述したようにデータ１ビツト当りのサン
プル数はM1であるから、出力波形を完全に表現
するためには2N、M1ワードが必要となる。
明する。まず、該フイルタのパラメータをＮ：イ
ンパルス応答の継続時間（単位、ビツト）、M1：
データ１ビツト当りのサンプル数（M1＝2M2、
M2：整数）に設定する。該フイルタのデイジタ
ルデータの入力ポート１に入力されたNRZ信号
はシフトレジスタ２に入力される。インパルス応
答はＮビツト（又はNT（秒）、Ｔ＝１／fCL：１ビ
ツト当りの時間）継続するから、１基本タイムス
ロツトＴ時間中には最大2N個の異なる波形が存在
する。前述したようにデータ１ビツト当りのサン
プル数はM1であるから、出力波形を完全に表現
するためには2N、M1ワードが必要となる。
前記ROM５の出力ビツト数、すなわち各ワー
ドのビツト数はＬビツトであるから、このROM
５の全メモリサイズは、2N・M1・Ｌビツトとな
る。
ドのビツト数はＬビツトであるから、このROM
５の全メモリサイズは、2N・M1・Ｌビツトとな
る。
ROM５のアドレス信号のうち、バイナリカウ
ンタ４から供給されるM2ビツトの信号は、シフ
トレジスタ２から出力されるＮビツトの信号に比
べてその変化がM1倍だけ早い。前記バイナリカ
ウンタ４はクロツク入力ポート３からM1・fCLな
るクロツクが入力される毎にLSB（Least
Significant Bit：最下位ビツト）の桁を１つず
つカウントアツプしていく。
ンタ４から供給されるM2ビツトの信号は、シフ
トレジスタ２から出力されるＮビツトの信号に比
べてその変化がM1倍だけ早い。前記バイナリカ
ウンタ４はクロツク入力ポート３からM1・fCLな
るクロツクが入力される毎にLSB（Least
Significant Bit：最下位ビツト）の桁を１つず
つカウントアツプしていく。
上述した構成のフイルタを示す第７図は、前記
各パラメータがＮ＝４、M2＝３、Ｌ＝６の場合
の構成例を示しており、該出力ポート７から出力
されるアナログ信号の一例として、１ビツト当り
のサンプル数M1＝2M2＝８の場合の単一パルス応
答を第８図に示す。
各パラメータがＮ＝４、M2＝３、Ｌ＝６の場合
の構成例を示しており、該出力ポート７から出力
されるアナログ信号の一例として、１ビツト当り
のサンプル数M1＝2M2＝８の場合の単一パルス応
答を第８図に示す。
上述した第７図にて図示するごとき構成のフイ
ルタにおいては、ROM５のアドレスに対応した
メモリ内容を変更することにより任意の出力時間
域波形を得ることができ、データ伝送でよく用い
られる符号間干渉のない出力波形を得ることも可
能である。
ルタにおいては、ROM５のアドレスに対応した
メモリ内容を変更することにより任意の出力時間
域波形を得ることができ、データ伝送でよく用い
られる符号間干渉のない出力波形を得ることも可
能である。
従来のフイルタは以上のように構成されている
ので、フイルタのインパルス応答がＮデータ継続
する場合、2N個に相当するアドレス数が必要とな
る。そのためインパルス応答の継続時間が長い場
合にはROMのアドレス数がそれに応じて増加す
ることとなるのでROM５におけるアドレス数は
２のべき乗で増大した大きなメモリリ容量が必要
となり装置が大型化するという問題点があつた。
ので、フイルタのインパルス応答がＮデータ継続
する場合、2N個に相当するアドレス数が必要とな
る。そのためインパルス応答の継続時間が長い場
合にはROMのアドレス数がそれに応じて増加す
ることとなるのでROM５におけるアドレス数は
２のべき乗で増大した大きなメモリリ容量が必要
となり装置が大型化するという問題点があつた。
この発明は上記のような従来のものの問題点を
解決するためになされたもので、インパルス応答
の継続長で定まるアドレス数よりも少ないアドレ
ス数でメモリ容量の増大を招来することなく安定
に動作するフイルタを得ることを目的とする。ま
た、この発明の別の発明は、上記に加えてなめら
かな出力波形を得ることができるフイルタを得る
ことを目的とする。
解決するためになされたもので、インパルス応答
の継続長で定まるアドレス数よりも少ないアドレ
ス数でメモリ容量の増大を招来することなく安定
に動作するフイルタを得ることを目的とする。ま
た、この発明の別の発明は、上記に加えてなめら
かな出力波形を得ることができるフイルタを得る
ことを目的とする。
この発明に係るフイルタは、符号列比較手段か
らの出力信号に応じて可逆計数手段の計数モード
を変更させることによつて記憶手段のアドレスを
指定し、該アドレスに記憶されているデータをデ
イジタル／アナログ変換した後に出力するように
したものである。又、この発明の別の発明に係る
フイルタは、符号列比較手段からの出力信号に応
じて可逆計数手段の計数モードを変更させること
によつて記憶手段のアドレスを指定し、該アドレ
スに記憶されているデータをデイジタル／アナロ
グ変換した後低域波手段を介して出力するよう
にしたものである。
らの出力信号に応じて可逆計数手段の計数モード
を変更させることによつて記憶手段のアドレスを
指定し、該アドレスに記憶されているデータをデ
イジタル／アナログ変換した後に出力するように
したものである。又、この発明の別の発明に係る
フイルタは、符号列比較手段からの出力信号に応
じて可逆計数手段の計数モードを変更させること
によつて記憶手段のアドレスを指定し、該アドレ
スに記憶されているデータをデイジタル／アナロ
グ変換した後低域波手段を介して出力するよう
にしたものである。
この発明におけるフイルタは、該フイルタの位
相対周波数特性が直線であることを要求される場
合に、単一パルス入力時の出力時間域波形が時間
軸に関して左右対称であることを利用して、入力
信号の符号列と記憶手段に記憶されている符号列
とを比較する。そしてその結果に基づき可逆計数
手段の計数モードを定めることにより記憶手段に
おける記憶容量の削減を行うこととしたものであ
る。
相対周波数特性が直線であることを要求される場
合に、単一パルス入力時の出力時間域波形が時間
軸に関して左右対称であることを利用して、入力
信号の符号列と記憶手段に記憶されている符号列
とを比較する。そしてその結果に基づき可逆計数
手段の計数モードを定めることにより記憶手段に
おける記憶容量の削減を行うこととしたものであ
る。
以下、この発明の一実施例を図について説明す
る。図中参照番号１〜３及び５〜７は従来のフイ
ルタを構成しているものと全く同一のものであ
る。第１図において、参照番号８はシフトレジス
タ２に記憶された入力信号の符号列と、ROM５
に書き込まれているＮビツトの符号列とを比較す
る符号列比較手段即ち符号列比較回路、９はこの
符号列比較回路８からの信号ａに応じて、クロツ
ク入力ポート３にクロツクが入力される毎にアツ
プカウント又はダウンカウントする可逆計数手段
即ちアツプダウンカウンタであり、該アツプダウ
ンカウンタ９からの出力と比較回路８から出力さ
れる符号列とによつて前記ROM５に出力される
アドレス信号が決定されるようになつている。
る。図中参照番号１〜３及び５〜７は従来のフイ
ルタを構成しているものと全く同一のものであ
る。第１図において、参照番号８はシフトレジス
タ２に記憶された入力信号の符号列と、ROM５
に書き込まれているＮビツトの符号列とを比較す
る符号列比較手段即ち符号列比較回路、９はこの
符号列比較回路８からの信号ａに応じて、クロツ
ク入力ポート３にクロツクが入力される毎にアツ
プカウント又はダウンカウントする可逆計数手段
即ちアツプダウンカウンタであり、該アツプダウ
ンカウンタ９からの出力と比較回路８から出力さ
れる符号列とによつて前記ROM５に出力される
アドレス信号が決定されるようになつている。
次に、上述した構成のフイルタの動作について
説明する。
説明する。
一般に、位相−周波数特性が直線であるフイル
タに単一パルスが入力された時の前記フイルタ出
力応答は左右対称波形となる。これを第２図ａに
示す。同様に第２図ｂ，ｃにて図示するごとく上
記フイルタに符号列｛…、a-2、a-1、a0、a1、
a2、…｝（ai＝＋1or−１、ｉ＝−∞、…、＋∞）
の信号が入力した時と、この符号列の信号の時間
軸を反転した符号列｛…、a2、a1、a0、a-1、
a-2、…｝の信号が入力した時とはフイルタ出力
応答は対称である。
タに単一パルスが入力された時の前記フイルタ出
力応答は左右対称波形となる。これを第２図ａに
示す。同様に第２図ｂ，ｃにて図示するごとく上
記フイルタに符号列｛…、a-2、a-1、a0、a1、
a2、…｝（ai＝＋1or−１、ｉ＝−∞、…、＋∞）
の信号が入力した時と、この符号列の信号の時間
軸を反転した符号列｛…、a2、a1、a0、a-1、
a-2、…｝の信号が入力した時とはフイルタ出力
応答は対称である。
データ入力ポート１を介してシフトレジスタ２
に入力されたNRZ信号は、Ｔ秒毎に１ビツトず
つシフトされて記憶され、該記憶内容は符号列比
較回路８に出力される。
に入力されたNRZ信号は、Ｔ秒毎に１ビツトず
つシフトされて記憶され、該記憶内容は符号列比
較回路８に出力される。
前記符号列比較回路８では、この符号列比較回
路８の内部メモリに記憶されているROM５にお
けるＮビツト分の全部のアドレス値と前記シフト
レジスタ２からの出力信号の符号列とを逐時比較
し、その結果全く一致した符号列が存在すれば、
信号線ａを通してアツプダウンカウンタ９にアツ
プカウント指示の信号を出力する。同時にシフト
レジスタ２に記憶されているＮビツトの信号をＮ
ビツトのアドレス指定としてROM５に出力す
る。また、ROM５におけるＮビツト分のアドレ
ス値の符号列のうちの１つと上記シフトレジスタ
２のＮビツトの記憶内容の時間軸を反転させた信
号の符号列とが一致していれば、信号線ａを通し
てアツプダウンカウンタ９にダウンカウントの指
示の信号を送り、同時に、シフトレジスタ２に記
憶されたＮビツトの記憶内容の時間軸を反転した
内容をROM５に送りＮビツトのアドレス指定と
する。
路８の内部メモリに記憶されているROM５にお
けるＮビツト分の全部のアドレス値と前記シフト
レジスタ２からの出力信号の符号列とを逐時比較
し、その結果全く一致した符号列が存在すれば、
信号線ａを通してアツプダウンカウンタ９にアツ
プカウント指示の信号を出力する。同時にシフト
レジスタ２に記憶されているＮビツトの信号をＮ
ビツトのアドレス指定としてROM５に出力す
る。また、ROM５におけるＮビツト分のアドレ
ス値の符号列のうちの１つと上記シフトレジスタ
２のＮビツトの記憶内容の時間軸を反転させた信
号の符号列とが一致していれば、信号線ａを通し
てアツプダウンカウンタ９にダウンカウントの指
示の信号を送り、同時に、シフトレジスタ２に記
憶されたＮビツトの記憶内容の時間軸を反転した
内容をROM５に送りＮビツトのアドレス指定と
する。
以上のようにして、ROM５における全アドレ
スのうちのＮビツト分のアドレスが決定される。
スのうちのＮビツト分のアドレスが決定される。
一方、アツプダウンカウンタ９から出力される
M2ビツトの信号は、上記アドレス信号に比べて
その変化がM1倍だけ早い。前記アツプダウンカ
ウンタ９はクロツク入力ポート３からM1・fCLな
るクロツクが入力する毎にLSBの桁を１つずつ
アツプカウント又はダウンカウントして行く。そ
して、上記ROM５は、１／（M1・fCL）秒毎に
（Ｎ＋M2）ビツトで表わされる該ROM５のアド
レスに記憶されている内容を読み出してこれをＬ
ビツトの信号として出力し、Ｄ／Ａ変換器６によ
つてデイジタル／アナログ変換が行なわれた後出
力ポート７から出力される。
M2ビツトの信号は、上記アドレス信号に比べて
その変化がM1倍だけ早い。前記アツプダウンカ
ウンタ９はクロツク入力ポート３からM1・fCLな
るクロツクが入力する毎にLSBの桁を１つずつ
アツプカウント又はダウンカウントして行く。そ
して、上記ROM５は、１／（M1・fCL）秒毎に
（Ｎ＋M2）ビツトで表わされる該ROM５のアド
レスに記憶されている内容を読み出してこれをＬ
ビツトの信号として出力し、Ｄ／Ａ変換器６によ
つてデイジタル／アナログ変換が行なわれた後出
力ポート７から出力される。
第３図にこの一例を示す。第３図でシフトレジ
スタ２の記憶ビツト数をＮ＝７とし、クロツク入
力端子３に入力するクロツク周波数M1・fCLでM1
＝４とする。第３図ａはシフトレジスタ２に記憶
された入力信号の符号列と、ROM５に記憶され
ている符号列とが、前記符号列比較回路８におい
て時間軸を反転させた時に一致する例を示してい
る。前記ROM５からは中央のビツトに相当する
波形をＤ／Ａ変換器６に出力するわけであるが、
上記の例のように時間軸を反転させた時に一致す
る場合はアツプダウンカウンタ９のダウンカウン
トによつて第３図ｂのような信号が前記ROM５
からＴ／４毎に出力される。又、入力信号の符号
列とROM５に記憶されているデータの符号列と
が全く一致していれば、アツプダウンカウンタ９
のアツプカウントによつて第３図ｃのような信号
を前記ROM５からＴ／４毎に出力されることと
なる。
スタ２の記憶ビツト数をＮ＝７とし、クロツク入
力端子３に入力するクロツク周波数M1・fCLでM1
＝４とする。第３図ａはシフトレジスタ２に記憶
された入力信号の符号列と、ROM５に記憶され
ている符号列とが、前記符号列比較回路８におい
て時間軸を反転させた時に一致する例を示してい
る。前記ROM５からは中央のビツトに相当する
波形をＤ／Ａ変換器６に出力するわけであるが、
上記の例のように時間軸を反転させた時に一致す
る場合はアツプダウンカウンタ９のダウンカウン
トによつて第３図ｂのような信号が前記ROM５
からＴ／４毎に出力される。又、入力信号の符号
列とROM５に記憶されているデータの符号列と
が全く一致していれば、アツプダウンカウンタ９
のアツプカウントによつて第３図ｃのような信号
を前記ROM５からＴ／４毎に出力されることと
なる。
第３図ｂとｃの出力波形は時間軸に関して対称
であるから、ROM５に記憶される情報は前記
ｂ，ｃの出力波形のいずれか１種類でよく、単に
読出しの順序が逆転しているだけに過ぎない。従
つて、ROM５に記憶されるデータの量としては
Ｎビツトの符号列2N個全てについて記憶する必要
はなく、各々の信号の符号列のうち時間軸に関し
て反転した時に一致する符号列はすべて記憶の必
要がなく省略することができるので、総アドレス
数が減少してROM５の記憶容量を大幅に削減す
ることが可能である。これは、等価的にインパル
ス応答の継続時間が長い場合でも同じ記憶容量の
ROMを用いてフイルタを構成することを可能と
するものである。
であるから、ROM５に記憶される情報は前記
ｂ，ｃの出力波形のいずれか１種類でよく、単に
読出しの順序が逆転しているだけに過ぎない。従
つて、ROM５に記憶されるデータの量としては
Ｎビツトの符号列2N個全てについて記憶する必要
はなく、各々の信号の符号列のうち時間軸に関し
て反転した時に一致する符号列はすべて記憶の必
要がなく省略することができるので、総アドレス
数が減少してROM５の記憶容量を大幅に削減す
ることが可能である。これは、等価的にインパル
ス応答の継続時間が長い場合でも同じ記憶容量の
ROMを用いてフイルタを構成することを可能と
するものである。
また、第１図では、Ｄ／Ａ変換器６の出力を直
接出力ポート７に接続して階段状波形を得たが、
Ｄ／Ａ変換器６と出力ポート７との間に低域波
手段即ち低域フイルタ１０を接続することによつ
てなめらかな出力波形を得ることも可能である。
接出力ポート７に接続して階段状波形を得たが、
Ｄ／Ａ変換器６と出力ポート７との間に低域波
手段即ち低域フイルタ１０を接続することによつ
てなめらかな出力波形を得ることも可能である。
第４図は、この発明の別の発明に従う一実施例
によるフイルタを示す。第４図において低域波
器１０の入力側は、Ｄ／Ａ変換器６の出力側に接
続されており、その出力側は前記出力ポート７に
接続されている。
によるフイルタを示す。第４図において低域波
器１０の入力側は、Ｄ／Ａ変換器６の出力側に接
続されており、その出力側は前記出力ポート７に
接続されている。
第４図のフイルタの動作については、Ｄ／Ａ変
換器６の出力を得るまでは第１図と同一であるの
で説明は省略する。前記Ｄ／Ａ変換器６の出力で
得られる階段状波形のスペクトルは第５図ａに示
すように基底帯域スペクトルＧ(f)の他にM1・fCL
なる周波数の整数倍毎にその周波数を中心として
基底帯域スペクトルＧ(f)の折り返しスペクトルが
無限に並ぶことになる。
換器６の出力を得るまでは第１図と同一であるの
で説明は省略する。前記Ｄ／Ａ変換器６の出力で
得られる階段状波形のスペクトルは第５図ａに示
すように基底帯域スペクトルＧ(f)の他にM1・fCL
なる周波数の整数倍毎にその周波数を中心として
基底帯域スペクトルＧ(f)の折り返しスペクトルが
無限に並ぶことになる。
通常の搬送波パルス伝送においては、増幅器や
変調器等の素子が有限帯域をもち、又、伝送路も
有限帯域を有しているので、第５図ａに示したス
ペクトルのうち高調波成分は減衰されて結果的に
基底帯域のみを扱つていることになる。しかし、
周波数多重方式のように、各種の周波数帯にある
信号が多重化される場合は、高調波スペクトル成
分が他の信号帯域に落ち込んでそこに存在する信
号スペクトルを変形してしまう。
変調器等の素子が有限帯域をもち、又、伝送路も
有限帯域を有しているので、第５図ａに示したス
ペクトルのうち高調波成分は減衰されて結果的に
基底帯域のみを扱つていることになる。しかし、
周波数多重方式のように、各種の周波数帯にある
信号が多重化される場合は、高調波スペクトル成
分が他の信号帯域に落ち込んでそこに存在する信
号スペクトルを変形してしまう。
従つて、このような伝送方式では、基底帯域の
みに信号帯域を限定しておく必要がある。そこで
このような場合に第４図にて図示した低域フイル
タ１０を接続すれば以下に説明するごとき明白な
効果が生ずる。第４図の低域フイルタ１０の有効
帯域幅としては、基底帯域スペクトルＧ(f)は完全
に通過させ、かつM1・fCLなる周波数を中心とし
たＧ(f)折り返しスペクトルは除去するような値と
なる範囲で前記低域フイルタ１０の有効帯域幅を
自由に選択すれば、該低域フイルタ１０通過後の
スペクトルは第５図ｃのごとくとなり、又、時間
域波形は例えば第６図にて図示するごとくとな
る。なお第６図でａはＤ／Ａ変換器６の出力波形
であり、同図ｂは低域フイルタ１０の通過後の出
力波形である。
みに信号帯域を限定しておく必要がある。そこで
このような場合に第４図にて図示した低域フイル
タ１０を接続すれば以下に説明するごとき明白な
効果が生ずる。第４図の低域フイルタ１０の有効
帯域幅としては、基底帯域スペクトルＧ(f)は完全
に通過させ、かつM1・fCLなる周波数を中心とし
たＧ(f)折り返しスペクトルは除去するような値と
なる範囲で前記低域フイルタ１０の有効帯域幅を
自由に選択すれば、該低域フイルタ１０通過後の
スペクトルは第５図ｃのごとくとなり、又、時間
域波形は例えば第６図にて図示するごとくとな
る。なお第６図でａはＤ／Ａ変換器６の出力波形
であり、同図ｂは低域フイルタ１０の通過後の出
力波形である。
なお、上述した実施例においては符号列比較回
路８として、ROM５のＮビツト符号列のすべて
の組を記憶しておくメモリが内蔵されている構成
のものについて示したが、メモリを内蔵していな
い符号列比較回路に外部回路としてメモリを接続
したものを用いることとしても差支えない。
路８として、ROM５のＮビツト符号列のすべて
の組を記憶しておくメモリが内蔵されている構成
のものについて示したが、メモリを内蔵していな
い符号列比較回路に外部回路としてメモリを接続
したものを用いることとしても差支えない。
以上のように、この発明によれば、シフト手段
の符号列と記憶手段に書き込まれている符号列と
を比較し、その結果に基づいて可逆計数手段の計
数モードを変える構成とすることにより、総アド
レス数が減少して記憶手段の記憶容量が削減でき
る効果がある。
の符号列と記憶手段に書き込まれている符号列と
を比較し、その結果に基づいて可逆計数手段の計
数モードを変える構成とすることにより、総アド
レス数が減少して記憶手段の記憶容量が削減でき
る効果がある。
また、この発明の別の発明は、出力段に低域
波手段を接続することにより、高調波成分をもた
ないなめらかな波形を出力するフイルタが得られ
る効果がある。
波手段を接続することにより、高調波成分をもた
ないなめらかな波形を出力するフイルタが得られ
る効果がある。
第１図はこの発明の一実施例を示すフイルタの
回路構成図、第２図、第３図はこの発明の一実施
例を説明する時間域波形図、第４図はこの発明の
別の発明の一実施例を示すフイルタの回路構成
図、第５図、第６図はそれぞれ上記第４図の構成
を説明するためのスペクトル特性図及び時間域波
形図、第７図は従来のフイルタの回路構成図、第
８図は第７図のフイルタの出力時間域波形図であ
る。 図において、２はシフトレジスタ、５は
ROM、６はＤ／Ａ変換器、８は符号列比較回
路、９はアツプダウンカウンタ、１０は低域フイ
ルタ。なお図中、同一符号は同一、又は相当部分
を示す。
回路構成図、第２図、第３図はこの発明の一実施
例を説明する時間域波形図、第４図はこの発明の
別の発明の一実施例を示すフイルタの回路構成
図、第５図、第６図はそれぞれ上記第４図の構成
を説明するためのスペクトル特性図及び時間域波
形図、第７図は従来のフイルタの回路構成図、第
８図は第７図のフイルタの出力時間域波形図であ
る。 図において、２はシフトレジスタ、５は
ROM、６はＤ／Ａ変換器、８は符号列比較回
路、９はアツプダウンカウンタ、１０は低域フイ
ルタ。なお図中、同一符号は同一、又は相当部分
を示す。
Claims (1)
- 【特許請求の範囲】 １ 入力されたNRZ信号を一時的に記憶するシ
フト手段と、前記NRZ信号のクロツクレートの
整数倍のクロツクで駆動され外部からの制御信号
によつて計数モードを変更する可逆計数手段と、
この可逆計数手段からの出力信号によつて予め設
定された前記シフト手段と同一桁の符号列と前記
可逆計数手段の出力との両方でアドレスが指定さ
れる記憶手段と、予め設定されている前記アドレ
スの符号列と同一の符号列と前記シフト手段から
出力される信号の符号列とを比較して両者が一致
しているか或いは時間軸を反転したときに一致す
るかを判定した後前記可逆計数手段及び前記記憶
手段に夫々所定の信号を出力する符号列比較手段
とを有し、この符号列比較手段からの出力信号に
応じて前記可逆計数手段の計数モードを変更させ
ることによつて前記記憶手段のアドレスを指定
し、該アドレスに記憶されているデータをデイジ
タル／アナログ変換した後出力するようにしたフ
イルタ。 ２ 入力されたNRZ信号を一時的に記憶するシ
フト手段と、前記NRZ信号のクロツクレートの
整数倍のクロツクで駆動され外部からの制御信号
によつて計数モードを変更する可逆計数手段と、
この可逆計数手段からの出力信号によつて予め設
定された前記シフト手段と同一桁の符号列と前記
可逆計数手段の出力との両方でアドレスが指定さ
れる記憶手段と、予め設定されている前記アドレ
スの符号列と同一の符号列と前記シフト手段から
出力される信号の符号列とを比較して両者が一致
しているか或いは時間軸を反転したときに一致す
るかを判定した後前記可逆計数手段及び前記記憶
手段に夫々所定の信号を出力する符号列比較手段
と、前記記憶手段から出力されデイジタル／アナ
ログ変換された後の信号を波する低域波手段
とを有し、前記符号列比較手段からの出力信号に
応じて前記可逆計数手段の計数モードを変更させ
ることによつて前記記憶手段のアドレスを指定
し、該アドレスに記憶されているデータをデイジ
タル／アナログ変換した後前記低域波手段を介
して出力するようにしたフイルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279185A JPS61232713A (ja) | 1985-04-08 | 1985-04-08 | フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279185A JPS61232713A (ja) | 1985-04-08 | 1985-04-08 | フイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61232713A JPS61232713A (ja) | 1986-10-17 |
| JPH0350448B2 true JPH0350448B2 (ja) | 1991-08-01 |
Family
ID=13499564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279185A Granted JPS61232713A (ja) | 1985-04-08 | 1985-04-08 | フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61232713A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174721U (ja) * | 1987-03-20 | 1988-11-14 |
-
1985
- 1985-04-08 JP JP7279185A patent/JPS61232713A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS61232713A (ja) | 1986-10-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5255288A (en) | Arrangement for converting binary input signal into corresponding in-phase and quadrature phase signals | |
| JP5118234B2 (ja) | 移動電話に用いられるｒｏｍに準拠した有限長インパルス応答フィルタ | |
| JPH0567101B2 (ja) | ||
| JPH0352268B2 (ja) | ||
| AU632722B2 (en) | Digital filter | |
| JPH0846487A (ja) | フィルタリング方法およびその方法に用いられるデジタルフィルター | |
| JPH0350448B2 (ja) | ||
| KR20020079794A (ko) | 감소된 검색 테이블을 사용하는 8-ｐｓｋ 전송 필터링 | |
| JPS6338153B2 (ja) | ||
| JP2002208971A (ja) | 波形発生装置 | |
| US4186375A (en) | Magnetic storage systems for coded numerical data with reversible transcoding into high density bipolar code of order n | |
| US4534037A (en) | Method and apparatus for scrambled pulse-code modulation transmission or recording | |
| JPH06103825B2 (ja) | ストレ−ジ回路 | |
| JP2891602B2 (ja) | ディジタル・シンセサイザ | |
| JPS61164319A (ja) | フイルタ | |
| TW462024B (en) | Digital modulator lookup table filter for high speed application | |
| JPH01314023A (ja) | ディジタル信号処理回路 | |
| JPS6165528A (ja) | デジタル・データの流れをアナログ信号に変換するための変調器及び方法 | |
| JPH04127710A (ja) | オーバサンプリング型ｄ／ａ変換器 | |
| SU987681A1 (ru) | Регистр | |
| JPH0410806A (ja) | ディジタルフィルタ | |
| JP3240375B2 (ja) | 変調回路 | |
| JPH0715326A (ja) | 信号変換装置 | |
| SU1376221A1 (ru) | Цифровой синтезатор частоты | |
| JPH0715476A (ja) | 波形整形装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |