JPS61232713A - フイルタ - Google Patents
フイルタInfo
- Publication number
- JPS61232713A JPS61232713A JP7279185A JP7279185A JPS61232713A JP S61232713 A JPS61232713 A JP S61232713A JP 7279185 A JP7279185 A JP 7279185A JP 7279185 A JP7279185 A JP 7279185A JP S61232713 A JPS61232713 A JP S61232713A
- Authority
- JP
- Japan
- Prior art keywords
- address
- code string
- signal
- output
- bit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
〔産業上の利用分野〕
この発明は一般にフィルタに関し、よυ詳しくはディジ
タルデータを波形整形して所望の時間域波形を出力する
フィルタに関する。
タルデータを波形整形して所望の時間域波形を出力する
フィルタに関する。
第７図は、例えばディジタル衛星通信に関する国際会議
（Ｉ ＣＤ Ｓ Ｃ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃ
ｏｎｆｅｒｅｎｃｅ ｏｎＤｉｇｉｔａｌ ５ａｔｅｌ
ｌｉｔｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ） ） Ｉ
Ｃ−２ａＫｙｏｔｏ ＃ １９７５ ｔＰＰ ８７−９
０ に示された従来のフィルタの構成図である。
（Ｉ ＣＤ Ｓ Ｃ（Ｉｎｔｅｒｎａｔｉｏｎａｌ Ｃ
ｏｎｆｅｒｅｎｃｅ ｏｎＤｉｇｉｔａｌ ５ａｔｅｌ
ｌｉｔｅ Ｃｏｍｍｕｎｉｃａｔｉｏｎ ） ） Ｉ
Ｃ−２ａＫｙｏｔｏ ＃ １９７５ ｔＰＰ ８７−９
０ に示された従来のフィルタの構成図である。
図において１はＮＲＺ （ｎｏｎ ｒｅｔｕｒｎ ｔｏ
ｚｅｒｏ ）データの入力ポート、２はこの入力ポー
トから入力される罵信号をこの信号と同じクロックレー
トｆ。Ｌで順次左側に記憶しておくＮビットのシフトレ
ジスタ、３は、上記クロックレートｆＣＬのＭｌ倍のク
ロックＭ！’ ｆ（７Ｌが入力されるクロック入力ポー
ト、４はこのクロック入力ポート３から入力されるクロ
ックにより動作するＭ２ピットのバイナリカウンタ、５
はこのバイナリカウンタ４と上記Ｎビットのシフトレジ
スタ２からの（Ｎ＋Ｍｚ）ビット分のアドレス信号によ
シ該アドレス信号に対応しているアドレスに書き込まれ
たＬビットのディジタルデータを出力するＲｅａｄ ０
ｎｌｙ ｙｈｍｏｒｙ （読出し専用メモリ、以下ｒＲ
ＯＭＪという）、６はこのＲＯＭ ５から出力される前
記Ｌビットのディジタルデータを受けてこれをディジタ
ルアナログ変換して出力するＬビットの１変換器、７は
このＤ／Ａ変換器６から出力されるアナログ信号を出力
する出力ボートである。前述したように前記ＲＯＭ ５
は、Ｎビットの入力データ系列と、バイナリカウンタ４
からのＭ！ビットの合計（Ｎ＋Ｍｚ）ビット分の信号を
アドレス信号として取り込む。該ＲＯＭ ５は、各アド
レスに対応して出力波形の振幅値をＬビットずつ記憶し
ておシ、時間Ｔ／Ｍ ！毎に↓全変換器６にデータを出
力している。
ｚｅｒｏ ）データの入力ポート、２はこの入力ポー
トから入力される罵信号をこの信号と同じクロックレー
トｆ。Ｌで順次左側に記憶しておくＮビットのシフトレ
ジスタ、３は、上記クロックレートｆＣＬのＭｌ倍のク
ロックＭ！’ ｆ（７Ｌが入力されるクロック入力ポー
ト、４はこのクロック入力ポート３から入力されるクロ
ックにより動作するＭ２ピットのバイナリカウンタ、５
はこのバイナリカウンタ４と上記Ｎビットのシフトレジ
スタ２からの（Ｎ＋Ｍｚ）ビット分のアドレス信号によ
シ該アドレス信号に対応しているアドレスに書き込まれ
たＬビットのディジタルデータを出力するＲｅａｄ ０
ｎｌｙ ｙｈｍｏｒｙ （読出し専用メモリ、以下ｒＲ
ＯＭＪという）、６はこのＲＯＭ ５から出力される前
記Ｌビットのディジタルデータを受けてこれをディジタ
ルアナログ変換して出力するＬビットの１変換器、７は
このＤ／Ａ変換器６から出力されるアナログ信号を出力
する出力ボートである。前述したように前記ＲＯＭ ５
は、Ｎビットの入力データ系列と、バイナリカウンタ４
からのＭ！ビットの合計（Ｎ＋Ｍｚ）ビット分の信号を
アドレス信号として取り込む。該ＲＯＭ ５は、各アド
レスに対応して出力波形の振幅値をＬビットずつ記憶し
ておシ、時間Ｔ／Ｍ ！毎に↓全変換器６にデータを出
力している。
次に上述した構成のフィルタの動作について説明する。
まず、該フィルタのパラメータをＮ：インパルス応答の
継続時間（単位、ピッ） ） 、Ｍｌ：データ１ビツト
当シのサンプル数（Ｍ１＝２”ＩＭ、 ：整数）に設定
する。該フィルタのディジタルデータの入カポ−）１に
入力された罵信号は７７トレジスタ２に入力される。イ
ンパルス応答はＮビット（又はＮＴ（秒） ｅ Ｔ＝
ｌ／ｆｏＬ： １ビツト当シの時間）継続するから、１
基本タイムスロッ）Ｔ時間中には最大２個の異なる波形
が存在する。前述したようにデータ１ビット当りのサン
プル数はＭ、であるから、出力波形を完全に表現するた
めには２Ｎ−Ｍ１ワードが必要となる。
継続時間（単位、ピッ） ） 、Ｍｌ：データ１ビツト
当シのサンプル数（Ｍ１＝２”ＩＭ、 ：整数）に設定
する。該フィルタのディジタルデータの入カポ−）１に
入力された罵信号は７７トレジスタ２に入力される。イ
ンパルス応答はＮビット（又はＮＴ（秒） ｅ Ｔ＝
ｌ／ｆｏＬ： １ビツト当シの時間）継続するから、１
基本タイムスロッ）Ｔ時間中には最大２個の異なる波形
が存在する。前述したようにデータ１ビット当りのサン
プル数はＭ、であるから、出力波形を完全に表現するた
めには２Ｎ−Ｍ１ワードが必要となる。
前記ＲＯＭ ５の出力ビツト数、すなわち各ワードのビ
ット数はＬビットであるから、このＲＯＭ ５の全メモ
リサイズは、２・Ｍｌ・Ｌビットとなる。
ット数はＬビットであるから、このＲＯＭ ５の全メモ
リサイズは、２・Ｍｌ・Ｌビットとなる。
ＲＯＭ ５のアドレス信号のうち、バイナリカウンタ４
から供給されるＭ２ビットの信号は、シフトレジスタ２
から出力されるＮビットの信号に比べてその変化がＭｌ
倍だけ早い。前記バイナリカウンタ４はクロック入力ポ
ート３からＭｌ・ｆＣＬ なるクロックが入力される毎
Ｋ ＬＳＢ （Ｌａａｓｔ Ｓｉｇｈｉｆｉｃａｎｔ
Ｂｉｔ ：最下位ビット）の桁を１つずつカウントアツ
プしていく。
から供給されるＭ２ビットの信号は、シフトレジスタ２
から出力されるＮビットの信号に比べてその変化がＭｌ
倍だけ早い。前記バイナリカウンタ４はクロック入力ポ
ート３からＭｌ・ｆＣＬ なるクロックが入力される毎
Ｋ ＬＳＢ （Ｌａａｓｔ Ｓｉｇｈｉｆｉｃａｎｔ
Ｂｉｔ ：最下位ビット）の桁を１つずつカウントアツ
プしていく。
上述した構成のフィルタを示す第７図は、前記各パラメ
ータがＮ＝ ４１Ｍ＊＝ ３ 、 Ｌ＝ ６の場合の構
成例を示しており、該出力ポードアから出力されるアナ
ログ信号の一例として、１ビツト当シのサンプル数Ｍｌ
＝２Ｍ″＝８の場合の単一パルス応答を第８図に示す。
ータがＮ＝ ４１Ｍ＊＝ ３ 、 Ｌ＝ ６の場合の構
成例を示しており、該出力ポードアから出力されるアナ
ログ信号の一例として、１ビツト当シのサンプル数Ｍｌ
＝２Ｍ″＝８の場合の単一パルス応答を第８図に示す。
上述した第７図にて図示するごとき構成のフィルタにお
いては、ＲＯＭ５のアドレスに対応したメモリ内容を変
更することによシ任意の出力時間域波形を得ることかで
な、データ伝送でよく用いられる符号量干渉のない出力
波形を得ることも可能である。
いては、ＲＯＭ５のアドレスに対応したメモリ内容を変
更することによシ任意の出力時間域波形を得ることかで
な、データ伝送でよく用いられる符号量干渉のない出力
波形を得ることも可能である。
従来のフィルタは以上のように構成されているので、フ
ィルタのインパルス応答がＮビット継続する場合 ２Ｎ
個に相当するアドレス数が必要となる。そのためインパ
ルス応答の継続時間が長い場合にはＲＯＭのアドレス数
がそれに応じて増加することとなるのでＲＯＭ５におけ
るアドレス数は２のべき乗で増大し大きなメモリ容量が
必要となシ装置が大型化するという問題点があった。
ィルタのインパルス応答がＮビット継続する場合 ２Ｎ
個に相当するアドレス数が必要となる。そのためインパ
ルス応答の継続時間が長い場合にはＲＯＭのアドレス数
がそれに応じて増加することとなるのでＲＯＭ５におけ
るアドレス数は２のべき乗で増大し大きなメモリ容量が
必要となシ装置が大型化するという問題点があった。
この発明は上記のような従来のものの問題点を解決する
ためになされたもので、インパルス応答の継続長で定ま
るアドレス数よシも少ないアドレス数でメモリ容量の増
大を招来することなく安定に動作するフィルタを得する
ことを目的とする。
ためになされたもので、インパルス応答の継続長で定ま
るアドレス数よシも少ないアドレス数でメモリ容量の増
大を招来することなく安定に動作するフィルタを得する
ことを目的とする。
また、この発明の別の発明は、上記に加えてなめらかな
出力波形を得ることができるフィルタを得ることを目的
とする。。
出力波形を得ることができるフィルタを得ることを目的
とする。。
この発明に係るフィルタは、符号列比較手段からの出力
信号に応じて可逆計数手段の計数モードを変更させるこ
とによって記憶手段のアドレスを指定し、該アドレスに
記憶されているデータをディジタル／アナログ変換した
後に出力するようにしたものである。又、この発明の別
の発明に係るフィルタは、符号列比較手段からの出力信
号に応じて可逆計数手段の計数モードを変更させること
によって記憶手段のアドレスを指定し、該アト−レスに
記憶されているデータをディジタル／アナログ変換した
後低域ｒ波手段を介して出力するようにしたものである
。
信号に応じて可逆計数手段の計数モードを変更させるこ
とによって記憶手段のアドレスを指定し、該アドレスに
記憶されているデータをディジタル／アナログ変換した
後に出力するようにしたものである。又、この発明の別
の発明に係るフィルタは、符号列比較手段からの出力信
号に応じて可逆計数手段の計数モードを変更させること
によって記憶手段のアドレスを指定し、該アト−レスに
記憶されているデータをディジタル／アナログ変換した
後低域ｒ波手段を介して出力するようにしたものである
。
この発明におけるフィルタは、該フィルタの位相−周波
数特性が直線であることを要求される場合に、単一パル
ス入力時の出力時間域波形が時間軸に関して左右対称で
あることを利用して、入力信号の符号列と記憶手段に記
憶されている符号列とを比較する。そしてその結果に基
づき可逆計数手段の計数モードを定めることにより記憶
手段における記憶容量の削減を行うこととしたものであ
る０ 〔実施例〕 以下、この発明の一実施例を図について説明する。図中
参照番号１〜３及び５〜７は従来のフィルタを構成して
いるものと全く同一のものである。
数特性が直線であることを要求される場合に、単一パル
ス入力時の出力時間域波形が時間軸に関して左右対称で
あることを利用して、入力信号の符号列と記憶手段に記
憶されている符号列とを比較する。そしてその結果に基
づき可逆計数手段の計数モードを定めることにより記憶
手段における記憶容量の削減を行うこととしたものであ
る０ 〔実施例〕 以下、この発明の一実施例を図について説明する。図中
参照番号１〜３及び５〜７は従来のフィルタを構成して
いるものと全く同一のものである。
第１図において、参照番号８はシフトレジスタ２に記憶
された入力信号の符号列と、ＲＯＭ５に書き込まれてい
るＮビットの符号列とを比較する符号列比較手段即ち符
号列比較回路、９はこの符号列比較回路８からの信号ａ
に応じて、クロック入力ボート３にクロックが入力され
る毎にアップカウント又はダウンカウントする可逆計数
手段即ちアップダウンカウンタであシ、該アップダウン
カウンタ９からの出力と比較回路８から出力される符号
列とによって前記ＲＯＭ ５に出力されるアドレス信号
が決定されるようになっている。
された入力信号の符号列と、ＲＯＭ５に書き込まれてい
るＮビットの符号列とを比較する符号列比較手段即ち符
号列比較回路、９はこの符号列比較回路８からの信号ａ
に応じて、クロック入力ボート３にクロックが入力され
る毎にアップカウント又はダウンカウントする可逆計数
手段即ちアップダウンカウンタであシ、該アップダウン
カウンタ９からの出力と比較回路８から出力される符号
列とによって前記ＲＯＭ ５に出力されるアドレス信号
が決定されるようになっている。
次に、上述した構成のフィルタの動作について説明する
。
。
一般に、位相−周波数特性が直線であるフィルタに単一
パルスが入力された時の前記フィルタ出力応答は左右対
称波形となる。これを第２図（ａ）に示す。同様に第２
図（ｂ） 、（ｃ）にて図示するごとく上記フィルタに
符号列（”’ｚ ａ−２＊ ａ−１ｔａＱｐａｌ ＋
ａｇ＊”’）（ａ１＝＋１ ｏｒ−１ｅ ｉ＝−ω、・
・・、＋の）の信号が入力した時と、この符号列の信号
の時間軸を反転した符号列（・・・ｅ ａ２１ ａｌ
ｌ ａｏ ＋ ａ−１、ａ−１，・・・）の信号が入力
した時とはフィルタ出力応答は対称である０データ入力
ボート１を介してシフトレジスタ２に入力された庖信号
は、Ｔ秒毎に１ビツトずつシフトされて記憶され、該記
憶内容は符号列比較回路８に出力される。
パルスが入力された時の前記フィルタ出力応答は左右対
称波形となる。これを第２図（ａ）に示す。同様に第２
図（ｂ） 、（ｃ）にて図示するごとく上記フィルタに
符号列（”’ｚ ａ−２＊ ａ−１ｔａＱｐａｌ ＋
ａｇ＊”’）（ａ１＝＋１ ｏｒ−１ｅ ｉ＝−ω、・
・・、＋の）の信号が入力した時と、この符号列の信号
の時間軸を反転した符号列（・・・ｅ ａ２１ ａｌ
ｌ ａｏ ＋ ａ−１、ａ−１，・・・）の信号が入力
した時とはフィルタ出力応答は対称である０データ入力
ボート１を介してシフトレジスタ２に入力された庖信号
は、Ｔ秒毎に１ビツトずつシフトされて記憶され、該記
憶内容は符号列比較回路８に出力される。
前記符号列比較回路８では、この符号列比較回路８の内
部メモリに記憶されているＲＯＭ ５におけるＮビット
分の全部のアドレス値と前記シフトレジスタ２からの出
力信号の符号列とを逐時比較し、その結果全く一致した
符号列が存在すれば、アップダウンカウンタ９にアップ
カウント指示の信号を出力する。同時にシフトレジスタ
２に記憶されているＮビットの信号をＮビットのアドレ
ス指定としてＲＯＭ ５に出力する。また、ＲＯＭ５に
おけるＮビット分のアドレス値の符号列のうちの１つと
上記シフトレジスタ２のＮビットの記憶内容の時間軸を
反転させた信号の符号列とが一致していれば、信号線ａ
を通してアップダウンカウンタ９にダウンカウント指示
の信号を送シ、同時に、シフトレジスタ２に記憶された
Ｎビットの記憶内容の時間軸を反転した内容をＲＯＭ
５に送りＮビットのアドレス指定とする。
部メモリに記憶されているＲＯＭ ５におけるＮビット
分の全部のアドレス値と前記シフトレジスタ２からの出
力信号の符号列とを逐時比較し、その結果全く一致した
符号列が存在すれば、アップダウンカウンタ９にアップ
カウント指示の信号を出力する。同時にシフトレジスタ
２に記憶されているＮビットの信号をＮビットのアドレ
ス指定としてＲＯＭ ５に出力する。また、ＲＯＭ５に
おけるＮビット分のアドレス値の符号列のうちの１つと
上記シフトレジスタ２のＮビットの記憶内容の時間軸を
反転させた信号の符号列とが一致していれば、信号線ａ
を通してアップダウンカウンタ９にダウンカウント指示
の信号を送シ、同時に、シフトレジスタ２に記憶された
Ｎビットの記憶内容の時間軸を反転した内容をＲＯＭ
５に送りＮビットのアドレス指定とする。
以上のようにして、ＲＯＭ５における全アドレスのうち
のＮピット分のアドレスが決定される。
のＮピット分のアドレスが決定される。
一方、アップダウンカウンタ９から出力されるＭ２ビッ
トの信号は、上記アドレス信号に比べてその変化がＭｌ
倍だけ早い。前記アップダウンカウンタ９はクロック入
力ボート３からＭｌ＠ｆｏＬ なるクロックが入力する
毎にＬＳＨの桁を１つずつアップカウント又はダウンカ
ウントして行く。そして、上記ＲＯＭ ５は、Ｍｌ・ｆ
ｕ毎に（Ｎ ＋Ｍ＊ ）ビットで表わされる該ＲＯＭ
５のアドレスに記憶されている内容を読み出してこれを
Ｌビットの信号として出力し、Ｄ／Ａ変換器６によって
ディジタルアナログ変換が行なわれた後出カポ−ドアか
ら出力される。
トの信号は、上記アドレス信号に比べてその変化がＭｌ
倍だけ早い。前記アップダウンカウンタ９はクロック入
力ボート３からＭｌ＠ｆｏＬ なるクロックが入力する
毎にＬＳＨの桁を１つずつアップカウント又はダウンカ
ウントして行く。そして、上記ＲＯＭ ５は、Ｍｌ・ｆ
ｕ毎に（Ｎ ＋Ｍ＊ ）ビットで表わされる該ＲＯＭ
５のアドレスに記憶されている内容を読み出してこれを
Ｌビットの信号として出力し、Ｄ／Ａ変換器６によって
ディジタルアナログ変換が行なわれた後出カポ−ドアか
ら出力される。
第３図にこの一例を示す。第３図でシフトレジスタ２の
記憶ビット数をＮ＝７とし、クロック入力端子３に入力
するクロック周波数Ｍｌ −ｆｏＬでＭｌ＝４とする。
記憶ビット数をＮ＝７とし、クロック入力端子３に入力
するクロック周波数Ｍｌ −ｆｏＬでＭｌ＝４とする。
第３図（ａ）はシフトレジスタ２に記憶された入力信号
の符号列と、Ｐ、０Ｍ５に記憶されている符号列とが、
前記符号列比較回路８において時間軸を反転させた時に
一致する例を示している。
の符号列と、Ｐ、０Ｍ５に記憶されている符号列とが、
前記符号列比較回路８において時間軸を反転させた時に
一致する例を示している。
前記符号列比較回路８からは中央のビットに相当する波
形をアップダウンカウンタ９に出力するわけであるが、
上記の例のように時間軸を反転させた時に一致する場合
はアップダウンカウンタ９のダウンカウントによって第
３図（ｂ）のような信号が前記ＲＯＭ ５からＴ／４毎
に出力される。又、入力信号の符号列とＲＯＭ ５に記
憶されているデータの符号列とが全く一致していれば、
アップダウンカウンタ９のアップカウントによって第３
図（ｃ）のような信号を前記ＲＯＭ ５からＴ／４毎に
出力されることとなる。
形をアップダウンカウンタ９に出力するわけであるが、
上記の例のように時間軸を反転させた時に一致する場合
はアップダウンカウンタ９のダウンカウントによって第
３図（ｂ）のような信号が前記ＲＯＭ ５からＴ／４毎
に出力される。又、入力信号の符号列とＲＯＭ ５に記
憶されているデータの符号列とが全く一致していれば、
アップダウンカウンタ９のアップカウントによって第３
図（ｃ）のような信号を前記ＲＯＭ ５からＴ／４毎に
出力されることとなる。
第３図山）と（ｅ）の出力波形は時間軸と直交する軸に
対して対称であるから、ＲＯＭ５に記憶される情報は前
記（ｂ） 、 （ｅ）の出力波形のいずれかＩｆｉｉ類
でよく、単に読出しの順序が逆転しているだけに過ぎな
い。従って、ＲＯＭ５に記憶されるデータの量としては
Ｎビットの符号列２Ｎ個全てについて記憶する必要はな
く、各々の信号の符号列のうち時間軸に関して反転した
時に一致する符号列はすべて記憶の必要がなく省略する
ことができるので、総アドレス数が減少してＲＯＭ ５
の記憶容量を大幅に削減することが可能である。これは
、等制約にインパルス応答の継続時間が長い場合でも同
じ記憶容量のＲＯＭを用いてフィルタを構成することを
可能とするものである。
対して対称であるから、ＲＯＭ５に記憶される情報は前
記（ｂ） 、 （ｅ）の出力波形のいずれかＩｆｉｉ類
でよく、単に読出しの順序が逆転しているだけに過ぎな
い。従って、ＲＯＭ５に記憶されるデータの量としては
Ｎビットの符号列２Ｎ個全てについて記憶する必要はな
く、各々の信号の符号列のうち時間軸に関して反転した
時に一致する符号列はすべて記憶の必要がなく省略する
ことができるので、総アドレス数が減少してＲＯＭ ５
の記憶容量を大幅に削減することが可能である。これは
、等制約にインパルス応答の継続時間が長い場合でも同
じ記憶容量のＲＯＭを用いてフィルタを構成することを
可能とするものである。
また、第１図では、ユ４．変換器６の出力を直接出力ポ
ードアに接続して階段状波形を得たが、Ｄ／Ａ変換器６
と出力ポードアとの間に低域戸波手段即ち低域フィルタ
１０を接続することによってなめらかな出力波形を得る
ことも可能である。
ードアに接続して階段状波形を得たが、Ｄ／Ａ変換器６
と出力ポードアとの間に低域戸波手段即ち低域フィルタ
１０を接続することによってなめらかな出力波形を得る
ことも可能である。
第４図は、この発明の別の発明に従う一実施例によるフ
ィルタを示す。第４図において低域Ｆ波器１０の入力側
は、孫変換器６の出力側に接続されておυ、その出力側
は前記出力ポードアに接続されている。
ィルタを示す。第４図において低域Ｆ波器１０の入力側
は、孫変換器６の出力側に接続されておυ、その出力側
は前記出力ポードアに接続されている。
Ｍ４図のフィルタの動作については、孫変換器６の出力
を得るまでは第１図と同一であるので説明は省略する。
を得るまでは第１図と同一であるので説明は省略する。
前記孫変換器６の出力で得られる階段状波形のスペクト
ルは第５図（ａ）に示すように基底帯域スペクトルＧ
（ｆ）の他にＭｌｌｌｆｃＬなる周波数の整数倍毎にそ
の周波数を中心として基底帯域スペクトルＧ（ｆ）の折
り返しスペクトルが無限に並ぶことになる。
ルは第５図（ａ）に示すように基底帯域スペクトルＧ
（ｆ）の他にＭｌｌｌｆｃＬなる周波数の整数倍毎にそ
の周波数を中心として基底帯域スペクトルＧ（ｆ）の折
り返しスペクトルが無限に並ぶことになる。
通常の搬送波パルス伝送においては、増幅器や変調器等
の素子が有限帯域をもち、又、伝送路も有限帯域を有し
ているので、第５図（ａ）に示したスペクトルのうち高
調波成分は減衰されて結果的に基底帯域のみを扱ってい
ることになる。しかし、周波数多重方式のように、各種
の周波数帯にある信号が多重化される場合は、高調波ス
ペクトル成分が他の信号帯域に落ち込んでそこに存在す
る信号スペクトルを変形してしまう。
の素子が有限帯域をもち、又、伝送路も有限帯域を有し
ているので、第５図（ａ）に示したスペクトルのうち高
調波成分は減衰されて結果的に基底帯域のみを扱ってい
ることになる。しかし、周波数多重方式のように、各種
の周波数帯にある信号が多重化される場合は、高調波ス
ペクトル成分が他の信号帯域に落ち込んでそこに存在す
る信号スペクトルを変形してしまう。
従って、このような伝送方式では、基底帯域のみに信号
帯域を限定しておく必要がある。そこでこのような場合
に第４図にて図示した低域フィルタ１０を接続すれば以
下に説明するごとき明白な効果が生ずる。第４図の低域
フィルタ１０の有効帯域幅としては、基底帯域スペクト
ルＧ （ｆ）は完全に通過させ、かつＭｌ−ｆｏＬなる
周波数を中心としたＧ （ｆ）の折り返しスペクトルは
除去するような値となる範囲で前記低域フィルタ１０の
有効帯域幅を自由に選択すれば、該低域フィルタ１０通
過後のスペクトルは第５図（ｃ）のごとくとなシ、又、
時間域波形は例えば第６図にて図示するごとくとなる。
帯域を限定しておく必要がある。そこでこのような場合
に第４図にて図示した低域フィルタ１０を接続すれば以
下に説明するごとき明白な効果が生ずる。第４図の低域
フィルタ１０の有効帯域幅としては、基底帯域スペクト
ルＧ （ｆ）は完全に通過させ、かつＭｌ−ｆｏＬなる
周波数を中心としたＧ （ｆ）の折り返しスペクトルは
除去するような値となる範囲で前記低域フィルタ１０の
有効帯域幅を自由に選択すれば、該低域フィルタ１０通
過後のスペクトルは第５図（ｃ）のごとくとなシ、又、
時間域波形は例えば第６図にて図示するごとくとなる。
なお第６図でａは孫変換器６の出力波形であシ、同図す
は低域フィルタ１０通過後の出力波形である。
は低域フィルタ１０通過後の出力波形である。
なお、上述した実施例においては符号列比較回路８とし
て、ＲＯＭ５のＮビット符号列のすべての組を記憶して
おくメモリが内蔵されている構成のものについて示した
が、メモリを内蔵していない符号列比較回路に外部回路
としてメモリを接続したものを用いることとしても差支
えない。
て、ＲＯＭ５のＮビット符号列のすべての組を記憶して
おくメモリが内蔵されている構成のものについて示した
が、メモリを内蔵していない符号列比較回路に外部回路
としてメモリを接続したものを用いることとしても差支
えない。
以上のように、この発明によれば、シフト手段の符号列
と記憶手段に書き込まれている符号列とを比較し、その
結果に基づいて可逆計数手段の計数モードを変える構成
とすることによシ、総アドレス数が減少して記憶手段の
記憶容量が削減できる効果がある。
と記憶手段に書き込まれている符号列とを比較し、その
結果に基づいて可逆計数手段の計数モードを変える構成
とすることによシ、総アドレス数が減少して記憶手段の
記憶容量が削減できる効果がある。
また、この発明の別の発明は、出力段に低域Ｆ技手段を
接続することにより、高調波成分をもたないなめらかな
波形を出力するフィルタが得られる効果がある。
接続することにより、高調波成分をもたないなめらかな
波形を出力するフィルタが得られる効果がある。
第１図はこの発明の一実施例を示すフィルタの回路構成
図、第２図、第３図はこの発明の一実施例を説明する時
間域波形図、第４図はこの発明の別の発明の一実施例を
示すフィルタの回路構成図、第５図、第６図はそれぞれ
上記第４図の構成を説明するためのスペクトル特性図及
び時間域波形図、第７図は従来のフィルタの回路構成図
、第８図は第７図のフィルタの出力時間域波形図である
。 図において、２はシフトレジスタ、５はＲＯＭ 。 ６はＤ／Ａ変換器、８は符号列比較回路、９はアップダ
ウンカウンタ、１０は低域フィルタ。 なお図中、同一符号は同一、又は相当部分を示す０ ｒ％Ｊ ４４ 第２図 （ｂ） （Ｃ） Ｍｔ−ｆｃＬ４ｔ＝ｉ力すも。 （ｂ） グ）ン刀つ〉ト時の叡力壕（吟 （Ｃ
）アラデカシントート１虹アｊ友ち第５図 橡唱 （ａ） 濫、（ｂ） （Ｃ） 鴇幅 （Ｇ） （ｂ） ＯＨ へ 手続補正書（自発）
図、第２図、第３図はこの発明の一実施例を説明する時
間域波形図、第４図はこの発明の別の発明の一実施例を
示すフィルタの回路構成図、第５図、第６図はそれぞれ
上記第４図の構成を説明するためのスペクトル特性図及
び時間域波形図、第７図は従来のフィルタの回路構成図
、第８図は第７図のフィルタの出力時間域波形図である
。 図において、２はシフトレジスタ、５はＲＯＭ 。 ６はＤ／Ａ変換器、８は符号列比較回路、９はアップダ
ウンカウンタ、１０は低域フィルタ。 なお図中、同一符号は同一、又は相当部分を示す０ ｒ％Ｊ ４４ 第２図 （ｂ） （Ｃ） Ｍｔ−ｆｃＬ４ｔ＝ｉ力すも。 （ｂ） グ）ン刀つ〉ト時の叡力壕（吟 （Ｃ
）アラデカシントート１虹アｊ友ち第５図 橡唱 （ａ） 濫、（ｂ） （Ｃ） 鴇幅 （Ｇ） （ｂ） ＯＨ へ 手続補正書（自発）
Claims (2)
- （１）入力されたＮＲＺ信号を一時的に記憶するシフト
手段と、前記ＮＲＺ信号のクロックレートの整数倍のク
ロックで駆動され外部からの制御信号によつて計数モー
ドを変更する可逆計数手段と、この可逆計数手段からの
出力信号によつて予め設定された前記シフト手段と同一
桁の符号列を有するアドレスが指定される記憶手段と、
予め設定されている前記アドレスの符号列と同一の符号
列と前記シフト手段から出力される信号の符号列とを比
較して両者が一致しているか或いは時間軸を反転したと
きに一致するかを判定した後前記可逆計数手段及び前記
記憶手段に夫々所定の信号を出力する符号列比較手段と
を有し、この符号列比較手段からの出力信号に応じて前
記可逆計数手段の計数モードを変更させることによつて
前記記憶手段のアドレスを指定し、該アドレスに記憶さ
れているデータをディジタル／アナログ変換した後出力
するようにしたフィルタ。 - （２）入力されたＮＲＺ信号を一時的に記憶するシフト
手段と、前記ＮＲＺ信号のクロックレートの整数倍のク
ロックで駆動され外部からの制御信号によつて計数モー
ドを変更する可逆計数手段と、この可逆計数手段からの
出力信号によつて予め設定された前記シフト手段と同一
桁の符号列を有するアドレスが指定される記憶手段と、
予め設定されている前記アドレスの符号列と同一の符号
列と前記シフト手段から出力される信号の符号列とを比
較して両者が一致しているか或いは時間軸を反転したと
きに一致するかを判定した後前記可逆計数手段及び前記
記憶手段に夫々所定の信号を出力する符号列比較手段と
、前記記憶手段から出力されディジタル／アナログ変換
された後の信号をろ波する低域ろ波手段とを有し、前記
符号列比較手段からの出力信号に応じて前記可逆計数手
段の計数モードを変更させることによつて前記記憶手段
のアドレスを指定し、該アドレスに記憶されているデー
タをディジタル／アナログ変換した後前記低域ろ波手段
を介して出力するようにしたフィルタ。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279185A JPS61232713A (ja) | 1985-04-08 | 1985-04-08 | フイルタ |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7279185A JPS61232713A (ja) | 1985-04-08 | 1985-04-08 | フイルタ |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS61232713A true JPS61232713A (ja) | 1986-10-17 |
| JPH0350448B2 JPH0350448B2 (ja) | 1991-08-01 |
Family
ID=13499564
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7279185A Granted JPS61232713A (ja) | 1985-04-08 | 1985-04-08 | フイルタ |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61232713A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174721U (ja) * | 1987-03-20 | 1988-11-14 |
-
1985
- 1985-04-08 JP JP7279185A patent/JPS61232713A/ja active Granted
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS63174721U (ja) * | 1987-03-20 | 1988-11-14 |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0350448B2 (ja) | 1991-08-01 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0098153B1 (en) | Digital data code conversion circuit for variable-word-length data code | |
| US5255288A (en) | Arrangement for converting binary input signal into corresponding in-phase and quadrature phase signals | |
| US4044347A (en) | Variable-length to fixed-length conversion of minimum-redundancy codes | |
| JPS60163535A (ja) | 情報記録方法および装置 | |
| US5590155A (en) | Equipment for generating a transmit signal from first and second digital signals | |
| US3935386A (en) | Apparatus for synthesizing phase-modulated carrier wave | |
| US4843613A (en) | Digitally implemented modulators | |
| NO143776B (no) | Digital/analog omformer. | |
| US4259648A (en) | One-bit frequency-shift-keyed modulator | |
| US4680556A (en) | Digital modulation apparatus | |
| US5313412A (en) | Oversampling type finite impulse responsive filter | |
| US4100369A (en) | Device for numerically generating a wave which is phase modulated and which is free from unwanted modulation products | |
| US3905030A (en) | Digital source of periodic signals | |
| EP0842577A1 (en) | Matched spectral null encoder/decoder | |
| JPH03235553A (ja) | π／４シフトＱＰＳＫ変調器及びそれを用いた通信装置 | |
| JPS61232713A (ja) | フイルタ | |
| JPH03289765A (ja) | データ変換回路 | |
| TW507424B (en) | Direct digital synthesizer | |
| EP0191459A2 (en) | Waveform shaping circuit | |
| JPS6338153B2 (ja) | ||
| US4534037A (en) | Method and apparatus for scrambled pulse-code modulation transmission or recording | |
| CA1209705A (en) | Digital code translator | |
| EP0955752A2 (en) | Pi/4-DQPSK mapper and shaper using a look-up table | |
| EP0084562B1 (en) | Multi-tone signal generator | |
| JPS61164319A (ja) | フイルタ |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |