JPH03503690A

JPH03503690A - ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法

Info

Publication number: JPH03503690A
Application number: JP1502263A
Authority: JP
Inventors: オブライアン，ジョン　ティモシー
Original assignee: ストレイジ　テクノロジー　コーポレイション
Priority date: 1988-01-27
Filing date: 1989-01-20
Publication date: 1991-08-15
Anticipated expiration: 2013-09-30
Also published as: EP0397778A4; EP0397778B1; CA1322607C; DE68925114D1; WO1989007296A1; EP0397778A1; JP2807010B2; DE68925114T2

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】早期開始モードの方法と装置発明の適用分野本発明は、マルチプロセッサシステム、より詳しくは、時間的に効率の良い方法でデータファイル転送を実行するべく機能するテープ制御装置内のハードウェア及びソフトウェアに関する。

問　　題　　点テープ制御装置における問題は、時間的に効率の良いやり方で上位コンピュータとそれに結びつけられたテープ駆動装置の間でのデータファイルの転送を行なうことにある。テープ制御装置は、単数又は複数の上位コンピュータと単数又は複数の駆動装置の間に置かれ、その間のデータファイル転送を制御している。単数又は複数の上位コンピュータはチャネルデータリンクによりテープ制御装置に接続され、単数又は複数のテープ駆動装置は、デバイス（装置）データリンクによりテープ制御装置に接続されている。テープ制御装置には、上位コンピュータ及び結びつけられたテープ駆動装置の間で転送されているデータファイルを記憶するデータバッファが含まれている。上位コンピュータとそれに結びつけられたテープ駆動装置の間でこれらのデータファイルを転送する上で問題なのは、テープ制御装置が上位コンピュータ又は結びつけられたテープ駆動装置のうちの伝送しているものから転送された全データファイルを受けとりこのデータファイルをその後上位コンピュータ又は結びつけられたテープ駆動装置のうちの受信するものに対して伝送すべく記憶することから、時間的に効率良いやり方で高い処理能力を達成することである。従って、テープ制御装置は全データファイルを記憶しその全体が受信された後に該データファイルを再度伝送するため、データファイルの伝送上時間的遅延がある。テープ制御装置のこのアーキテクチャのため、受信するデバイス（上位コンピュータ又は結びつけられたテープ駆動装置）は、送信デバイス（上位コンピュータ又は結びつけられたテープ駆動装置）が全データファイルをテープ制御装置内のデータバッファに対して送信している間、遊休（アイドル）状態にとどまる。従って、データファイルを受信又は伝送するためにデータバッファが利用可能であることをテープ制御装置が表示するのを待つ待機モードにおいて、上位コンピュータとテープ駆動装置により多大な量の時間が費やされることになる。

その上、データファイル転送中上位コンピュータは中断されつるものの、データファイル転送が起こった場合はテープは停止され再度位置づけされなくてはならないため、テープ駆動装置は中断され得ない。

解　　決　　法上述の問題は、早期開始モードデータ転送装置により解決され、当該分野における技術的進歩が達成される。早期開始モードデータ転送装置は、もう１つのデータファイルが同時にデータバッファから読みとられている間にデータバッファ内に１つのデータファイルを書き込むことができるように、テープ制御装置のデータバッファ内へ及びかかるバッファからの読取り及び書込みを調和させる。従って、上位コンピュータ及びそれに結びつけられたテープ駆動装置は両者共同時に活動状態になることができ、テープ制御装置のデータバッファ内でデータファイルを読取るか又は書込む。早期開始モードデータ転送装置は、データバッファ内にデータファイルを重ね書きしたり完全なデータファイルが中に書込まれる前にデータバッファを空にしたりしないように、上位コンピュータとそれに結びつけられたテープ駆動装置の読取り及び書込み活動を密に調和させる。上位コンピュータ及び結びつけられたテープ駆動装置の同時活動を可能にすることにより、早期開始モードデータ転送装置は、結びつけられたテープ駆動装置の応答時間を減少させて上位コンピュータとそれに結びつけられたテープ駆動装置の間のデータ転送効率を向上させる。従って、データファイルがテープ制御装置内のデータバッファに書込まれるか又はそこから読みとられている間に待機モードで費される時間はより少ないものであるために、結びつけられたテープ駆動装置はさらに大きい処理能力を提供することができる。当該装置のこれらの利点及びその他の利点は、以下の詳細説明においてさらに詳しく述べられている。

図面の簡単な説明第１図はブロックダイヤグラムの形で早期開始モードデータ転送装置を図示している。

第２図から第６図までは、早期開始モードデータ転送装置の作動を流れ図の形で示している。

図面の簡単な説明単一のタスクを実行するため協力して作動する複数のプロセッサを含むマルチプロセッサシステムにおいては、プロセッサのオペレーションの調和が重要な機能である。かかる単一のタスクは、各々プロセッサの１つに実行を目的として割当てられる複数のセグメントに分割される。プロセッサの調和は、共用メモリ及びその付随ハードウェアを介してプロセッサを柔軟結合することにより達成される。

このプロセッサの調和の特定の実施態様が、上位コンピュータとそれに結びつけられたテープ駆動装置の間でデータファイルを転送するためのテープ制御装置１００の一部である早期開始モードデータ転送装置の形で開示される。データファイルは、テープ制御装置１００のデータバッファ１０１部分の中に記憶するためテープ制御装置１００′に伝送される。記憶されたデータファイルはその後指定された宛先に再度伝送される。

データ単位全体が指定の宛先にうまく再伝送されるまで、データバッファ内に維持される最低データ単位となるべく、１つのデータレコードがとられる。このデータ単位は、全ての伝送が完了するまでデータバッファ内に維持され、データ伝送中にエラーに遭遇した場合データを再伝送することができるようになっている。早期開始モードデータ転送装置は、データバッファ内へのデータファイル記憶及びデータバッファからのデータファイル再伝送のインターリーブされた同時オペレーションを可能にする。

早期開始モードデータ転送装置は、テープ制御装置１００の一部分であるハードウェア及びソフトウェアの組合せで構成されている。

テープ制御装置１００は、単数又は複数の上位コンピュータ１３０と単数又は複数のテープ駆動装置１４０の間に置かれている。上位コンピュータ１３０は、その間でデータ及び制御信号を移送するチャネルデータリンク１０４により、テープ制御装置１００に接続されている。テープ駆動装置１４０は同様に、その間で制御及びデータ信号を移送するよう機能するデバイスデータリンク１６５を介してテープ制御装置１００に接続されている。チャネルアダプタ１０６及びデバイスアダプタ１０７は両方共、それぞれ導線１１１．及び１１２を介してデータバッファ１０１に接続され、かかるデータバッファは上位コンピュータ１３０とテープ駆動装置１４０の間で移送されているデータファイルを記憶する。チャネルアダプタ１０６及びデバイスアダプタ１０７は、データバッファ１０１をそれぞれチャネルデータリンク１０４とデバイスデータリンク１０５と相互接続するためのインターフェイスデバイスとして役立つ。チャネルアダプタ１０６のオペレーションは、デバイスアダプタ１０７がデバイスサイドプロセッサ１０３によりデータリンク１１４を通して調和されている一方で、チャネルサイドプロセッサ１０２によりデータリンク１１３を通して調和されている。チャネルサイドプロセッサ１０２及びデバイスサイドプロセッサ１０３のオペレーションは、共用メモリ１１０の使用及び以下に説明するようなソフトウェアを介したチャネルサイドプロセッサ１０２とデバイスサイドプロセッサ１０３の柔軟結合によって調和されている。共用メモリー１１０は、チャネルサイドプロセッサ１０２とデバイスサイドプロセッサ１０３の間でデータを共用しこうしてこれら２つのプロセッサのオペレーションを調和させる方法を提供するバッファレコードテーブル１０８といった数多くのレコード（記録）を含んでいる。

共用メモｌ７−１１０は、プロセッサ１０２及び１０３の活動の調和にとって必要な情報を含む数多くの記憶場所を含んでいる。

かかる記憶場所は、いずれのプロセッサによっても読みとり又は書込みされつる。さらに、共用メモリには、１つのプロセッサに他のプロセッサが１つの特定のデバイスと結びつけられた情報を含む記憶場所を変更しないようにさせることができる機構も含まれている。この機構は、「共用メモリデバイスロック」と呼ばれる。共用メモリデバイスロックは、その他のプロセッサによるデータの変更を防ぐようセットされ、その他のプロセッサによるデータの変更を可能にするようリセットされる。

共用メモリー内の記憶場所のいくつかは、テープユニット１４０に代わってデータバッファ１０１内に記憶されているレコードに関する情報テーブルを含んでいる。テープ制御装置１００に接続されたテープ駆動装置が複数ある場合には、各テープ駆動装置について別々のテーブルがある。バッファレコードテーブル１０８はゼロ、■又は複数のバッファレコードテーブル入力から成り、各入力はデータバッファ１０１内に記憶された１つのデータレコードを記述している。

各バッファレコードテーブル入力は、そのデータレコードがバッファ内のどこに記憶されているか、データレコードのサイズ、データレコード全体がデータバッファ内に含まれているかそれともデータバッファ内にはデータレコードの一部分しか含まれていないかを明示する情報、レコードに結びつけられた誤り検出情報、及び本発明に直接関係のないその他の情報を含んでいる。

データバッファ１０１内のデータレコードを記述する情報を保持するために用いられていないバッファレコードテーブル入力は、未使用レコードテーブルと呼ばれる共用メモリ内のテーブル中に含まれている。データレコードが上位コンピュータ１３０又はテープ駆動装置１４０から受けとられると、１つのバッファレコードテーブル入力が未使用レコードテーブルから除去され、該データレコードを記述する情報がバッファレコードテーブル内に入れられ、かかるレコードが書込まれる予定の或いはかかるレコードが読みとられたデバイスのため該バッファレコードテーブル入力はバッファレコードテーブルに付加される。

データ転送がチャネルデータリンク１０４上で進行中か或いは又デバイスデータリンク１０５上で進行中かを識別するため、ならびにデータ転送が進行中であるならばテープ駆動装置１４０のうちのどれか転送が実行されつつあるものであるかを識別するために、その他の記憶場所が用いられる。これらの記憶場所は、チャネル転送に関与するデバイス及びデータを転送しているデバイスと呼ばれる。

各々の場所には、テープ駆動装置１４０を識別する値又はいかなる転送も進行中でないことを示す値が含まれている可能性がある。

共用メモＩＪ−１１０内のもう１つの記憶場所には、「新規バリヤアドレス時間要・フラグ」と呼ばれるフラグが含まれている。このフラグは、データレコードがデータバッファ１０１から除去される予定である時間を計算しかかる計算の結果を第１のプロセッサに提示しなくてはならないことをその他のプロセッサに知らせるため、１つのプロセッサによってセットされる。

データバッファ１０１は、１つのメモリーアレイと２組のデータ転送制御回路から成り、かかる回路のうち１組は、データリンク１１１上でデータ転送を実行するためのものであり、もう−組は、データリンク１１２上でデータ転送を実行するためのものである。データリンク１１１上でデータ転送を行なうための制御回路はデータリンク１１３を通してチャネルサイドにより調和され、データリンク１１２上でのデータ転送を行なうための制御回路は、データリンク１１４を通してデバイスサイドプロセッサにより調和されている。

データバッファ１０１内のデータ転送制御回路の各組の中には、複数のレジスタがある。ポインタレジスタは、次のデータ単位が読みとられるか又は書込まれる予定のメモリーアレイ内のアドレスを含んでいる。メモリーアレイ内に記憶されている１データレコードがデータリンク１１１上で上位コンピュータ１３０へ又はデータリンク１１２上でテープ駆動装置へ転送されようとしている場合、ポインタレジスタには、データレコードの第１のデータ単位が記憶されているメモリーアレイ内の場所のアドレスがロードされる。連続するデータ単位がメモリアレイから転送されるにつれて、ポインタレジスタ内の値は更新され、前にメモリアレイ内に書き込まれた次のデータ単位のアドレスを含むことになる。

バイトカウントレジスタは、データレコードの転送が完了したことがチャネルアダプタ１０６又はデバイスアダプタ１０７に知らされる前に、データリンク１１１又はデータリンク１１２の上でいくつのデータバイトが転送されるかを決定するため・に用いられる。他の実施態様においては、特定のデータレコード内に含まれているデータ量を識別する機能は、バイトカウントレジスタではなくむしろストップアドレスレジスタにより行なわれつる。

ピユータ１３０から、又はデータリンク１１２上をテープ駆動装置１４０から転送されようとしている場合、ポインタレジスタには、前のデータレコードからのデータ単位を含む又は含んでいた最後の記憶場所をちょうど超えたところにあるメモリーアレイ内の記憶場所がロードされる。このとき、転送されようとしているレコードの第１のデータ単位は前のレコードを記憶するのに用いられた場所を超えた記憶位置内に置かれる。従って、以前のレコードのデータが重ね書きされたり破壊されたりすることはない。データ転送制御回路によりメモリアレイ内に連続的なデータ単位が書き込まれるにつれて、ポインタレジスタ内の値は更新され、データが置かれるメモリーアレイ内の次の場所のアドレスを含むようになる。

もう１つのレジスタつまりバリアアドレスレジスタには、ポインタレジスタにロードされたアドレスを超えたところにある第１のデータレコードの開始のアドレスがロードされる。

データ転送制御論理は、メモリーアレイ内に以前に記憶されたデータレコードが重ね書きされたり破壊されたりしないよう、バリヤアドレスレジスタ内に含まれたアドレスを超えたデータの書き込みを妨げる。

新しいバリヤアドレスレジスタには、バリヤアドレスレジスタ内のアドレスにより保護されているレコードを超えたところにあるレコードのアドレスがロードされる。その他のデータ転送制御回路セットからの制御信号は、新しいバリヤアドレスレジスタ内に記憶された値をバリヤアドレスレジスタ内に転送させる。かかる制御信号は、その他のデータ転送制御論理セットに接続されたプロセッサーによって、バリヤアドレスレジスタ内のアドレスが保護するデーターレコードをデーターバッファ内に記憶しておく必要がもはや無くそのデータレコードを含むメモリーアレイの一部分に重ね書きができることをかかるプロセッサが決定した場合に、活動化される。

データ転送制御回路内のモード選択レジスタは、データ転送オペレーションが実行されるべきか否か、どの方向にデータを転送するか及びデータ転送を停止させるためにどんな条件がテストされるか、を制御する。

かかる早期開始モードデータ転送装置のオペレーションは、複数の早期開始データ転送のオペレーションを説明することによって、より良く理解できる。

早期チャネル開始での書込み早期チャネル開始データ転送モードでの書込みは、データファイル全体を中にはめ込むのに充分な余地がデータバッファ１０１内にできる前に上位コンピュータ１３０がデータバッファ１０１までチャネルデータリンク１０４上でデータファイルを１つ伝送することを可能にする。かかる早期開始データ転送は、１つのデータファイルがデータバッファ１０１からテープ駆動装置１４０へと転送されているという点で、テープ駆動装置１４０がすでに選択されデバイスデータリンク１０５上ですでに書込まれているときに発生する。従って通常のオペレーションにおいては、上位コンピュータ１３０内のデータファイルは、データファイル全体を記憶するのに充分なスペースがデータバッファ１０１内にできるまで、データバッファ１０１には転送されない。しかしながら、データファイルがデータバッファ１０１からテープ駆動装置１４０に書き込まれているため、データバッファ１０１の中味は減少しており、そのためテープ駆動装置１４０へのかかるデータファイル転送の完了時点で、データバッファ１０１内には、チャネルデータリンク１０４上を上位コンピュータ１３０によりデータバッファ１０１まで転送されているデータファイルを記憶するのに充分なスペースが存在することになる。

時間的に最も効率の良い方法で動作するために、早期開始モードデータ転送装置１２０は、データバッファ１０１が同時に前に記憶されたデータファイルをデバイスデータリンク１０５上でテープ駆動装置１４０に書き込んでいる間に、チャネルデータリンク１０４上でデータバッファ１０１へ上位コンピュータ１３０からのデータファイル転送を開始する。従って、デ・−タバッファ１０１内に全データレコードのための充分なスペースができる前に上位コンピュータ１３０からのデータファイル転送を始めることにより、２つのオペレーションを重複させることができ、かくして、データバッファ１０１からテープ駆動装置１４０へのデータファイルの書込みと上位コンピュータ１３０からデータバッファ１０１へのデータファイルの書込みの間には全く遅延がないため、テープ制御装置１００の処理能力は増大しテープ駆動装置１４０の占有時間が増大する。データファイルのかかる同時書込みは、上位コンピュータ１３０がチャネルデータリンク１０４上でデータバッファ１０１までデータファイルを転送し残りの未使用スペースを充てんしてしまうのに必要な時間が、データバッファ１０１が以前に記憶されたデータファイルをデバイスデータリンク１０５上でテープ駆動装置１４０内に書込むのに必要な時間にかかる転送済データファイルを検査するための時間を加えた時間よりも大きいときに開始されうる。このようなことが起こった場合、デバイスサイド（プロセッサ）はデータファイル転送を完了してしまっておりかくして上位コンピュータ１３０がデータバッファ１０１内にそのデータファイルを転送する上でそのスペースを必要とする前にデータバッファ１０１内のスペースを自由にしてしまうため、データバッファ１０１は重ね書きされない。

当該データ転送モードは、１つのレコードが１つのデバイスに転送中である場合、そのレコードの書込み及び逆読み検査が完了される予定の時間を計算することが可能であるという事実を利用している。

逆読み検査時間の終りは、データバッファ１０１内で検査された状態で逆読みされたデータレコードを維持することがもはや必要でなくなった時点であり従ってデータバッフｙ　１０１内のバリヤアドレスレジスタ内に新しいバリヤアドレス値をロードすることができるからである。かかる逆読み検査時間の終りはこのとき新規バリヤアドレス時間と呼ばれる。新規バリヤアドレス時間を用いて、次にチャネルサイドプロセッサ１０２は、もう１つのデータファ・ｆルを記憶するのに充分なスペースがデータバッファ１０１内で利用可能となるのはいつかを予測することができる。チャネルサイドプロセッサ１０２は次に、データバッファ１０１からデータ駆動装置１４０へと書込まれているデータレコードの逆読み検査の終りに先立ち、チャネルデータ転送を始めることができる。

バッファの可用性の決定早期開始モードデータ転送装置のオペレーションは、第２図から第６図までの流れ図に与えられている。上位コンビュ−夕１３０はテープ制御装置１００を通してテープ駆動装置１４０へと転送すべきデータファイルを有する場合、チャネルデータリンク１０４上でチャネルアダプタ１０６へ書込み指令を伝送する。チャネルアダプタ１０６及びチャネルサイドプロセッサ１０２はチャネルデータリンク１０４をデータバッファ１０１に相互接続すべく一緒に作動する。かかる機能を実行する上でチャネルアダプタ１０６をチャネルサイドプロセッサ１０２０間の責任分担は、幾分か任意の分割であり、本記述では数多くあるこのような選択のうちの１つだけを提供している。チャネルアダプタ１０６は、第２図内の段階２０１で上位コンピュータ１３０から書込み指令を受けとり、段階２０２に進んでバッファフルビットがセットされているか否かを決定する。バッファフルビットがセットされている場合には、データファイルを中に記憶するスペースが不充分であるため、データバッファ１０１へのデータファイルの転送は時期早尚となる。このような場合、処理は段階２０３へと進み、転送されるべきデータレコードを記憶するのに利用可能なスペースがデータバッファタ１０３は待機状態を入力するよう信号を受ける。しかしながら段階２０２において、チャネルアダプタ１０６がバッファセグメントフルビットがセットされていないことを確認した場合、段階２０４において、チャネルアダプタ１０６は、上位コンピュータ１３０がいつでもデータファイルをデータバッファ１０１内に書き込むことができる状態にあることを、チャネルサイドプロセッサ１０２に信号送りする。

データファイル転送の調和段階２０５においては、チャネルサイドプロセッサ１０２は、共用メモリ１１０を読みとってかかるメモ！Ｊ　１０１の未使用レコードテーブル部分からバッファレコードテーブル入力を得る。

段階２０６では、チャネルサイドプロセッサ１０２は、開始アドレスをこのバッファレコードテーブル入力内に入れる。チャネルサイドプロセッサ１０２は、必要な全てのデータが中に書込まれていないためバッファテーブル入力を不完全なものとしてマーキングする。段階２０７では、チャネルサイドプロセッサ１０２は、バッファチャネルポインタレジスタに、チャネルサイドプロセッサ１０２局所メモリ内に記憶された次の記憶開始アドレスをロードする。この時点で、段階２０８にてチャネルサイドプロセッサ１０２は共用メモリ１１０内の共用メモリデバイスロックをセットして、データバッファ１０１をセットアツプする上でチャネルサイドプロセッサ１０２が使用すべき制御情報をデバイスサイドプロセッサ１０３が変更しないようにし、又チャネルサイドプロセッサ１０２が共用メモリー１１０内に書込んでいる制御情報に重ね書きすることになるオペレーションをデバイスサイドプロセッサ１０３が実行しないようにする。段階２０９では、チャネルサイドプロセッサは、データバッファハードウェア内のバリヤアドレスレジスタ内にどの値をロードすべきかを決定する。これは、次のような擬似コード記述オペレーションを用いて達成される。

チャネルサイドプロセッサは、データバッファハードウェア内のバリヤアドレスレジスタ内にどの値をロードすべきかを決定する：該デバイスがＢＲＴ入力を全くもたない場合チャネルバリヤアドレスレジスタ＝次のレコード開始アドレスチャネル新規バリヤアドレスレジスタ内次のレコード開始アドレスそうでない場合（つまり少なくとも１つのＢＲＴ入力がある場合）チャネルバリヤアドレスレジスター第１のＢＲＴ入力のレコード開始アドレス第２のＢＲＴ入力が全く無い場合チャネルｔｒ規バリヤアドレスレジスタ＝次のレコード開始アドレスそうでない場合（つまり第２のＢＲＴ入力がある場合）チャネル新規バリヤアドレスレジスタ内第２のＢＲＴ入力の開始アドレスＥｎｄｉｆ（１つのＢＲＴ入力のみ）当初、データバッファ１０１内に記憶されたデータレコードもテープ駆動装置１４０と結びつけられたバッファレコードテーブル内のＢＴＲ入力も全く無く、従ってチャネルサイドプロセッサ１０２はチャネルバリヤアドレスレジスタとチ＋ネル新規バリヤアドレスレジスタの両方に次のレコード開始アドレスをロードする。段階２１５において、チャネルサイドプロセッサ１０２はテープ駆動装置１４０の識別を、共用メモＩＪ−１１０内のデバイス結合式チャネル転送入力内にロードする。かくして、デバイスアダプタ１０７を通してデータバッファからテープ駆動装置１４０まで書込むことによってこのデバイスのバッファセグメントからデバイスサイドプロセッサ１０３が何らかのレコードを除去する場合、チャネルサイドデータバッファ論理内のバリヤアドレスを最新の状態に保つ責任が、デバイスサイドプロセッサ１０３に与えられる。段階２１１では、チャネルサイドプロセッサ１０２はバッファレコードテーブル入力をとり、それをテープ駆動装置１４０と結びつけられたバッファレコードテーブル１０８に付加する。ひとたびこのレコードが共用メモリ１１０のバッファレコードテーブル１０８部分内に書込まれると、段階２１２でチャネルサイドプロセッサ１０２は共用メモリ１１０のための共用メモリーデバイスロックを解放し、そのためチャネルサイドプロセッサ１０２及びデバイスサイドプロセッサ１０３が共用メモリ１１０を使用できるようになる。

段階２１３では、チャネルサイドプロセッサ１０２はデバイスサイドプロセッサ１０３に対しチャネル書込み転送開始メツセージを伝送する。デバイスサイドプロセッサ１０３はこのメツセージを受諾し、データバッファ１０１内への記憶の後にかかるデータファイルをテープ駆動装置１４０に転送するためのスケジューリング活動を実行する。段階２１４では、チャネルデータリンク１０４上でチャネルアダプタ１０６及び母線１１１を通したデータバッファ１０１までのデータファイルの転送が完了した時点で、チャネルサイドプロセッサ１０２は、チャネルアダブタ１０６からチャネルデータ転送中断の終りを受けとり、誤り検査オペレーションを実行する。データ転送中いかなる誤りも検出されなかった場合、段階２１５として、チャネルサイドプロセッサ１０２はバイトカウントならびにチャネルデータ巡回冗長検査データビットといった誤り検査情報をかかるデータファイルと結びつけられたバッファレコードテーブル１０８内に移動させる。チャネルサイドプロセッサ１０２は同様に共用メモリ１１０について共用メモリデバイスロックをセットし、バッファレコードテーブル入力を完全なものとしてマーキングする。段階２１６では、チャネルサイドプロセッサ１０２は、いかなるデバイスも現在チャネルを用いてデータを転送していないことを示すため共用メモリ１１０内にチャネル転送バイト内に結合されたデバイスをロードする。このオペレーションがひとたび完了すると、チャネルサイドプロセッサ１０２は、共用メモリデバイスロックをリセットして、デバイスサイドプロセッサ１０３によるアクセスのため共用メモリ１１０を解放する。

バッファ可用性時間の計算段階２１７においてチャネルサイドプロセッサ１０２は、バッファフル状態ビットをセットすべきか否かを決定しなければならない。これは、まずチャンネルから受けとる予定のレコードの長さに対してバッファセグメント内の未使用スペースの量を比較することによって達成される。予想レコード長は、データレコードの伝送に先立ちテープ制御装置１００へと上位コンピュータ１３０により伝送されつる。本記述中、予想レコード長は当該デバイス上のかかるデータファイル内で遭遇する最長のレコードの長さであると仮定されている。

未使用スペースが予想レコード長以上である場合には、バッファフル状態をセットしてはならない。そうでなければ、共有メモリデバイスロックをセットする。未使用スペースが予想レコード長以上である場合（ここで再び「共有メモリーデバイスロックをテストする）、バッファフル状態をセットしないこと、共有メモリデバイスロックをリセットする。そうでなければ（次のレコードのために充分な未使用スペースがない）デバイスが現在選択されていないか又は選択されてからその第１のデータ転送オペレーションをまだ開始していない場合（すなわち、共用メモリ内に有効な新規バリヤアドレス時間の値が１つも記憶されていない場合）バッファ状態をセットし、共用メモリー内の新規バリヤアドレス時間髪フラグをセットして、デバイスが選択された後にその第１のデータ転送オペレーションを開始したときデバイスサイドプロセッサがチャネルサイドプロセッサに信号を送ることができるようにする。

共用メモリデバイスロックをリセットする。そうでなければ（デバイスは現在選択されそのデータ転送を開始した）現在書込み中のレコードのレコード長に未使用スペースを加えたものが、チャネルからの受信が予想されているレコードの長さよりも大きい場合、かつデバイスサイドが、ＢＲＴリストの冒頭にあるレコードを誤り状態にあるものとしてマーキングしなかった場合、しかも、現時点からデバイスサイドプロセッサがチャネル新規バリヤアドレスをロードすることを予想した時点までの時間が、チャネル転送が未使用スペースを充てし終るのに必要な時間（すなわち未使用スペース／チャネル転送速度）より短かい場合、上記の場合には、バッファフル状態をセットしないこと。共用メモリデバイスロックをリセットする。そうでなければ（直ちに早期チャネル開始を行なうことができない場合）バッファフル状態をセットする。現在書込み中のレコードの長さに未使用スペースを加えたものが、チャネルから受けとる予定のレコードの長さより大きい場合、共用メモリデバイスロックをリセットする。チャネルサイドプロセッサに後で信号送りするようにチャネル再接続タイマをロードする（デバイスサイドプロセッサがチャネルサイドバリヤアドレスを移動させるまでの時間（未使用スペース／チャネル速度）。かかる信号が発生した場合、チャネルサイドプロセッサはバッファフル状態を消去し、上位コンピュータ１３０が書込み移送の開始を以前に要求している場合には、上位コンピュータ１３０は、書込み転送を始めることができるということの信号をチャネルデータリンク（１０４）上で受けとる。

そうでなければ（充分なスペースが解放されない場合）、共用メモリー内に新規バリヤアドレス時間髪フラグをセットする。

共用メモリデバイスロックをリセットする。デバイスサイドが新規バリヤアドレス時間使用可能メツセージを送った場合、バッファ満杯（フル）／空き状態が再評価されることになる。

ＥｎｄｉｆＥｎｄｉｆ（ここでチャネルスタート）Ｅｎｄ汀（選択されず、又はデータ転送開始されず）Ｅｎｄｉｆ（未使用スペース〉＝レコード長）Ｅｎｄｉｆ（未使用スペース〉＝レコード長）チャネルサイドプロセッサは、チャネルに対し最終状態を送る。

その間、デバイスサイドプロセッサ１０３は、テープ駆動装置１４０に対するデータバッファ１０１内の以前に記憶されたデータファイルの予想上の「データ転送路り」時間を計算するべく共用メモリー１１０内にセットされた新規バリヤアドレス時間髪フラグに対し応答する。かかる計算は、共用メモＩＪＩＩＯのバッファレコードテーブル１０８内のデータファイルレコードを用いることにより達成される。段階２１９では、デバイスサイドプロセッサ１０３は、かかるデータファイルのための逆読み検査及び誤り検査が完了する時点を計算し、かかる値を共用メモリ１１０内の新規バリヤアドレス時間の場所にロードする。デバイスサイドプロセッサ１０３は同様に、共用メモリデバイスロックをセットし、共用メモリ１１０内のデバイス転送データの場所にテープ駆動装置１４０の識別をロードする。

これがひとたびなされると、段階２２０において、デバイスサイドプロセッサ１０３は共用メモリデバイスロックをリセットし、データバッファ１０１からテープ駆動装置１４０に書込み中のデータファイルのレコード長を未使用スペースに加えたものが、上位コンピュータ１３０からチャネルデータリンク１０４上で受けとられる予定のデータファイルのレコード長よりも大きいことを確認する。充分な余地がある場合には、デバイスサイドプロセッサ１０３は、新規バリヤアドレス時間利用可能のメツセージをチャネルサイドプロセッサ１０２に伝送する。

段階２２１において、チャネルサイドプロセッサ１０２はデバイスサイドプロセッサ１０３から新規バリヤアドレス利用可能メツセージを受けとり、上位コンピュータ１３０からのデータファイルの書込みを始めるため充分なスペースがデータバッファ１０１内で利用可能な状態になる時点を計算する。段階２２２でこの時点に達したきき、チャネルサイドプロセッサ１０２は、ｆ−タバッファ１０１のバッファセグメントの中にレコード全ルデータリンク１０４上で上位コンピュータ１３０からチャネルアダプタ１０６がデータファイルを読みとり始めることができ段階２２３では、デバイスサイドプロセッサ１０３及びデバイスアダプタ１０７は、データバッファ１０１からテープ駆動装置１４０までデバイスデータリンク１０５上で以前に書込まれたデータファイルを同時に転送している。このファイルが書込まれた時点で、デバイスサイドプロセッサ１０３はテープ駆動装置１４０に転送されたデータファイルについての誤り検査を実行する。かかる誤り検査が合格として完了した場合、データバッファ１０１内にちょうど書込まれたばかりのデータレコードを記憶する必要性はもはやない。デバイスサイドプロセッサ１０３は、データバッファ１０１に、チャネル新規バリヤアドレスレジスタの中味をチャネルバリヤアドレスレジスタ内に転送させ、テープ駆動装置１４１に転送されたばかりのデータレコードをもう１つのレコードが重ね書きできるようにする。

段階２２４では、チャネルサイドプロセッサ１０２及びチャネルアダプタ１０６は、データバッファ１０１からテープ駆動装置１４０へと転送されたばかりのデータファイルを重ね書きする。これは、ここでこのバッファセグメントスペースがデバイスサイドプロセッサ１０３により解放されているからである。かかるデータファイル転送が完了した時点で、チャネルサイドプロセッサ１０２はチャネルアダプタ１０６からチャネルデータ転送中断（割込み）の終りを受けとり、誤りルーチンを実行する。データファイルが首尾良くデータバッファ］０１に転送されたならば、チャネルサイドプロセッサ１０２は、バイトカウントならびにチャネルデータ巡回冗長検査ビットといった誤り検査情報を、かかるデータファイルに結びつけられたバッファレコードテーブル入力１０８内に書込む。チャネルサイドプロセッサ１０２は同様に、完全かつ誤り無しのものとしてバッファレコードテーブル入力をマーキングし、共用メモリー１１０内の未使用スペース入力の量を更新する。チャネルサイドプロセッサ１０２は同様に、チャネルデータリンク１０４上でいかなるデバイスもチャネルデータ転送を行なっていないことを示すよう、チャネル転送バイト内に結合されたデバイスをリセットする。これは、ファイルの同時転送を完成させる。

早期デバイス開始での書込み早期デバイス開始データ転送モードでの書込みによると、テープ駆動装置１４０は、上位コンピュータ１３０からデータバッファ１０１へのかかるデータファイルの転送の完了に先立ちデータファイルを書込み始めることができる。中でもデータファイルの長さを決定することができるように上位コンピュータ１３０からデータバッファ１０１へのデータファイルのこの転送が完了されるのを待つのではなく、デバイスサイドプロセッサ１０３は、不完全なデータファイルの書込みを開始する。

数多くのケースにおいて上位コンピュータ１３０からデータバツア１０１へのデータファイルの転送が完了するのを待つことはテープ駆動装置をテープ制御装置１００により無理やり選択解除させることに通じることから、上述のオペレーションの実行は大量の時間を節約することができる。このとき、テープ制御装置１００は、ひとたびデータファイルの転送が完了した時点で、テープ駆動装置１４０を再度選択し、再位置づけサイクルを進行させ、テープ駆動装置１４０上の磁気テープがもう１つのデータレコードを書込むのに適切に位置づけされるようにする。

以下の記述では、データバッファ１０１内に単一のデータレコードが記憶され、かかるレコードは、上位コンピュータ１３０がかかるコンピュータからデータバッファ１０１を通りテープ駆動装置までのデータファイルの転送を要求するのと同時にテープ駆動装置１４０上に書き込まれつつある、ということを仮定している。従って、デバイスアダプタ１０７は、同じタイプの駆動装置１４０向のもう１つのデータファイルがデータバッファ１０１内にいつでも書き込まれつる状態にあるとき、データバツア１０１内の最後のレコードをテープ駆動装置１４０に読みとろうとする。早期開始モードデータ転送装置は２つのデータファイル書込みオペレーションを連結し、上位コンピュータ１３０からデータ制御装置１００を介してテープ駆動装置１４０内に直接データファイルが最小限の遅延で流れるように、データバッファ１０】内に書き込まれたこのデータファイルの一部分をテープ駆動装置１４０に書込むことと、上位コンピュータ１３０からデータバッファ１０１までこの新規データファイルを同時転送することを調和させる。これらのオペレーションのインターリーブは、データファイル書込みオペレーションを実行する時間的に最も有効な方法を提供する。

段階４００では、チャネルアダプタ１０６はチャネルデータリンク１０４上で、上位コンピュータ１３０から書込み指令を受けとる。チャネルアダプタ１０６は同様に、かかるデータファイルの受入れのためデータバッファ１０１内に充分な余地があるように、段階４０１においてデータバッファ１０１のバッファフルビットがセットされていないことを見極める。段階４０３では、チャネルアダプタ１０６はチャネルサイドプロセッサ１０２に対して、上位コンピュータ１３０から書込み指令が受けとられたことを信号送りする。段階４０４では、チャネルサイドプロセッサ１０２は、上位コンピュータ１３０から転送されるべき′　　　このデータファイルのためのバッファレコードテーブル入力を共用メモリ１１０内に作成する。チャネルサイドプロセッサ１０２は同様に、データバッファ論理及びチャネル転送バイト内に結合されたデバイスをセットアツプし、チャネル書込み転送オペレーションを開始する。早期チャネル開始での書込みに関し２て前述したプロセスにおいては、ここで行なわれるオペレーションは、テープ制御装置１００によりすでに選択されており活動状態にあって上位コンピュータ１３０により伝送されつつあるものの前のデータバッフ　ドを受けとっている。

不完全な書込みデータファイル段階４０６では、デバ・イス書込み転送が完了し、た時点で、デバイスサイドプロセッサ１０３は、データファイルが誤り無しでデータバッファ１０１からテープ駆動装置１４０に転送されたか否かを決定するべくそのルーチン誤り検査シーケンスを実行Ａ−る。このオペレーションが段階４０７で首尾よく完了されると、デバイスサイドプロセッサ１０３は、上位コンビ、フータ１３（）からテープ駆動装置１４０まで転送されるべきデータフッ・イルがあるため、テープ駆動装置１４０の選択を続行することができることを決定する。このオベレーう〆ジンは、バッフアレ」−トチ−プル１０８内に入力を読み込むため共用メモリー１１０のための共用メモリデバイスロックをセットするデバイスサイドプロセッサ１０３によって実行される。バッファレコードテーブル１０８内では、選択されたテ・−ブ駆動装置１４０に対する入力の下でデバイスサイドプロセッサ１０３は、中にバッファレコードテーブル入力があるもののかかるレコードテーブル入力は不完全なものとしてマーキングされていることを発見する。デバイスサイドプロセッサ１０３は、上位コンビ、ユータ１３０がテープ駆動装置１４０内へのローディングのためデータバッファ１０１内にデータファイルを書込み中であるがかかる転送オペレーションはまだ完了していないという状況を認識する。

デバイスサイドプロセッサは段階４０８にて共用メモリデバ・イスｏツクをリセットし、」−位コンピュータ１３０からデータバッフｒ１０１を通しテープ駆動装置１４０までチャネルアダプタ１．０６によって書込まれつつあるデータファイルを読みとるようデバイスアダプタ１０７を活動化させる。かかるプロセスの一部として、デバイスサイドプロセッサ１０３は、かかるデータファイルの開始アドレスをデータバッファ１０１内に入力し、かかるレフ・−ドを転送するためデバイスアダプタ】０７の書込み経路部分を活動化させる。デバイスサイドプロセッサ１０３は同様に、かかる早期開始モードデータ転送を通常の書込みオペレーションと区別するためデータバッファ１０１を「最終書込みアドレスにて停止」モードにセットする。段階４０９において、チャネルデータ転送がチャネルアダプタ１０Ｇにより完了された時点で、データバッファ１０１のチャネルサイドは、データバッファ１０１のバッファメモリー内にデータファイルの最後のワードを書込む。データバッファ制御論理のデバイスサイド部分は、最終書込みアドレスにて停止モードで動作しているため、データバッフγ内に書込まれたこのデータの最終ワードは、データバッファ制御論理のデバイスサイドがデータレコードの終りに達した時点を見極めることができるように、記憶される。チャネルサイドプロセッサ１０２は、チャネルアダプタ１０６からチャネル転送中断（割込み）の終りを受けとり、かかるデータファイルが誤りなしで転送されたか否かを決定するため誤り検査シーケンスを実行する。

データファイルが首尾よく転送された場合、チャネルサイドプロセッサ１０２はデータファイルバイトカウントならびに、巡回冗長検査バイトといった誤り検査情報を、かかるデータファイルと結びつけられたバッファレフ・−・トチ−プル入力内に転送する。このときチャネルサイドプロセッサ１０２は共用メモリデバイスロックをセットし、かかるデータファイルと結びつけられたバッファレコードテーブル入力を完全かつ誤りのないものとしてマーキングし、共用メモリ１１０のバッファセグメント部分内の未使用スペースの量を更新する。チャネル転送バイト内に結合されたテ゛バイスも同様に、チャネルデータリンク１０４上ではもはやデータ転送が行なオ′）れていないことを示すべくリセットされる。段階４１１では、チャネルサイドプロセッサ１０２は、デバイスサイドプロセッサ１０３によるアクセスのため共用メモリを解放するため、共用メモリーデバイスロックをリセットする。その間、デバイスサイドプロセッサ１０３及びデバイスサイドアダプタ１０７は、このデータファイルがデータバッファ１０１内に書込まれるにつれてこれをテープ駆動装置１４０に転送してきた。段階４１２においてデバイスサイドプロセッサ１０３がデバイスアダプタ１０７及びデータバッファ１０１から、読みとられたデータの書込み転送及び逆読み検査が完了したことの表示を受けとった場合、かかるプロセッサは、そのデータファイルが誤り無しでテープ駆動装置１４０に書込まれたか否かを決定するためかかるデータファイルについてめ誤り検査シーケンスを実行する。かかる検査オベレー・ジョンは、上位コンピユー、夕１３０からのデータファイル転送の完了時点でチャネルサイドプロセッサ１０２によりバッファレコードテーブル１０８内に書込まれたばかりの情報を用い”Ｃ達成される。テープ駆動装置１４０へのデ・−タフアイル書込みオペレーションが首尾良く完了した場合、デ・くイスサイドプロセッサ１０３はかかるデータ書込みオペレーションが成功裡に完了したことを表示する。

付加的なデータ転送まだ記述していない類似のオペレーションが２つ残っている。すなわち、テープ駆動装置１４０からデータバッファ１０１までのデーグーファイルの転送の完了に先立ってデータバッフＪ・１０１から上位コンピュータ１３０がデータファイルを読みとれるようにするデータ転送モードである早期チャネル開始での読みとりである。テープ制御装置１００のオペレーション及びかかるオペレーションのための早期開始モードデータ転送装置は、前述の早期開始での書込みオペレーションと類似しており、従ってここでは詳述しない。早期開始モードデータ転送装置１２０により実行できる残りのオペレーションは、早期デバイス開始での読取りオペレーションである。これは、テープ駆動機構１４０により読みとられたレコード全てを記憶するのに充分な余地がデータバッファ１０１内にできないうちにデータバッファ１０１内へのデータファイルの読みとりをテープ駆動装置１４０が行なえるようにするデータ転送モードである。これは、上位コンピュータ１３０がデータバッファ１０１°からデータファイルを読みとりかくしてデータバッファ１０１内のバッファセグメントスペースを解放しつつあるような読取りオペレーションが同時に存在する場合にのみ起こる。かかるオペレーションは、前述の早期チャネル開始オペレーションと類似しているため、ここでは詳述しない。

本発明の特定の実施態様を開示してきたが、添付のクレームの範囲内での変化も可能であり、考慮されている。発明の要約及びここに示されている明確な開示に含み込まれているものに制限する意図は全く存在しない。上述の装置は、本発明の原理の応用を例証するものである。通常、当業者は、本発明の精神及び範囲から逸脱することなく他の配置を考案することが可能である。

ＩＧ　　２ＦＩＧ　　６手続補正書（方式）％式％１、事件の表示ＰＣＴ／ＵＳ　８９１００２２７２、　発明の名称早期開始モードの方法と装置３、補正をする者事件との関係　　　特許出願人名称　ストレイジテクノロジーコーポレイション４、代理人住所　〒１０５東京都港区虎ノ門−丁目８番１０号６、補正の対象（１）特許法第１８４条の５第１項の規定による書面の「特許出願人の代表者」の欄７、補正の内容（１）（り別紙の通り（２）明細書、請求の範囲の翻訳文の浄書（１”ＪＢ＋ニー受！７”、ｊ　（、＝）（３）圃面ρ重羽欽文の片言（内腿二嘗更なし）８、添付書類の目録（１）訂正した特許法第１８４条の５第１項の規定による書面　　　　　　　１通（２）明細書及び請求の範囲の翻訳文　　各１通（３）固白Ｑ顎訟ｉ　　　　　　　　　１通（り委任状及びその翻訳文　　　　　　各１通国際調査報告ｍｍ−劇−＾−−−帖−ＰＣτ／ＵＳ８９００２２７

Claims

【特許請求の範囲】

１．複数のプロセッサを有するマルチプロセッサシステムにおいて、各々かかるプロセッサのうちの１つに実行のため割当てられた複数のセグメントに分割されている調和されたタスクを実行するため前記プロセッサのオペレーションを柔軟結合するための装置であって、前記調和されたタスクの前記割当てられたセグメント上で前記プロセッサにより実行されたオペレーションを識別するため前記プロセッサからの情報を記憶するための手段、前記プロセッサのうちの第１のものから前記プロセッサーのうちの第２のもののメモリーの中にかかる第２のプロセッサとは独立してデータを書込み、かかる第２のプロセッサが前記調和されたタスクの自らに割当てられたセグメントを完了できるようにするための手段、を含んで成ることを特徴とする装置。
２．複数のプロセッサを有するマルチプロセッサシステムにおいて、各々かかるプロセッサのうちの１つに実行を目的として割当てられた調和されたタスクを実行するため、前記プロセッサのオペレーションを柔軟結合させる方法であって、前記調和されたタスクの前記割当てられたタスク上で前記プロセッサにより実行されたオペレーションを識別するため前記プロセッサからの情報を記憶する段階、前記プロセッサのうち第１のものから前記プロセッサのうち第２のものに結びつけられたメモリの中へ、かかる第２のプロセッサとは関係なくデータを書込み、前記第２のプロセッサが前記調和されたタスクの自らに割当てられたセグメントを完了できるようにする段階、を含んで成ることを特徴とする方法。
３．複数のプロセッサを有するマルチプロセッサシステムにおいて、かかるプロセッサは互いに独立してインターリーブされたオペレーションを実行するような、前記プロセッサのオペレーションを柔軟結合させるための装置であって、前記プロセッサにより実行された対応するオペレーションの状態を識別するため前記プロセッサの全てからのデータを記憶するための手段、前記プロセッサの各々に結びつけられたメモリー内に前記プロセッサがデータを書込みできるようにしてかかる結びつけられたプロセッサがその対応するオペレーションを完了できるようにするための手段、を含んで成ることを特徴とする装置。
４．自らのオペレーションを第２のプロセッサのオペレーションとインターリーブするため第１のプロセッサが自らに結びつけられたオペレーションを開始できる時間を決定するための手段、をさらに含んで成ることを特徴とする、請求の範囲第３項に記載の装置。
５．前記決定用手段は前記第２のプロセッサと独立したものであることを特徴とする、請求の範囲第１項に記載の装置。
６．アクセス中のプロセッサによりアクセスされている記憶手段内に残りのプロセッサがデータを重ね書きすることがないようにするため、前記記憶手段へのアクセスを前記プロセッサのうちの単一のアクセス中のプロセッサのみにロックするための手段がさらに含まれていることを特徴とする、請求の範囲第４項に記載の装置。
７．複数のプロセッサを有するマルチプロセッサシステムにおいて、プロセッサが互いに独立してインターリーブされたオペレーションを実行しているような、前記プロセッサのオペレーションを柔軟結合させる方法であって、前記プロセッサにより実行された相応するオペレーションの状態を識別するため前記プロセッサの全てからのデータを記憶する段階、前記プロセッサがその各々に結びつけられたメモリー内にデータを書込みできるようにして結びつけられたプロセッサがその相応するオペレーションを完了できるようにする段階を含んで成ることを特徴とする方法。
８．第１のプロセッサが第２のプロセッサのオペレーションと自らのオペレーションをインターリーブするため自らに結びつけられたオペレーションを開始できる時間を決定する段階が含まれていることを特徴とする、請求の範囲第７項に記載の方法。
９．アクセス中のプロセッサによってアクセスされている前記記憶手段内に残りのプロセッサがデータを重ね書きすることがないように前記記憶手段に対するアクセスを前記プロセッサーのうちの単一のアクセス中のものにロックする段階をさらに含んで成ることを特徴とする、請求の範囲第４項に記載の方法。
１０．複数のプロセッサを有するマイクロプロセッサシステムにおいて、前記プロセッサは各々独立してインターリーブされたオペレーションを実行するような、前記プロセッサのオペレーションを柔軟結合するための装置であって、前記プロセッサにより実行された相応するオペレーションの状態を識別するため前記プロセッサの全てからのデータを記憶するための手段、前記プロセッサがその各々に結びつけられたメモリー内にデータを書込むことができるようにして、かかる結びつけられたプロセッサがその相応するオペレーションを完了できるようにするための手段、第１のプロセッサが第２のプロセッサのオペレーションと自らのオペレーションをインターリーブするよう自らに結びつけられたオペレーションを開始できる時間を決定するための手段、アクセス中のプロセッサによりアクセスされている前記記憶手段内に残りのプロセッサがデータを重ね書きしないようにするため、前記記憶手段へのアクセスを前記プロセッサのうちの単一のアクセス中のものにロックするための手段、を含んで成ることを特徴とする装置。
１１．単数又は複数の上位コンピュータを単数又は複数のテープ駆動機構と相互接続してその間でのデータファイルの転送を行なうテープ駆動機構制御装置において、かかるテープ駆動機構制御装置が現在データファイル転送を実行している一方で前記テープ駆動機構制御装置を通してのデータファイル転送を開始させるための装置であって、前記上位コンピュータと前記テープ駆動機構の間の転送のため複数のデータファイルを記憶するための手段、前記記憶手段内に前に記憶された前記データファイルのうちの１つが現在前記記憶手段から転送中であるか否かを決定するため、データファイル転送を要求する前記上位コンピュータのうちの１つに対し応答性をもつ手段及び、前記以前に記憶されたデータファイルが前記記憶手段から転送されていくのと同時に前記記憶手段内に前記要求されたデータファイルを入力するための、前記記憶手段が前記以前に記憶されたデータファイルのうちの１つを転送していることを表示する前記決定手段に対し応答性をもつ手段、を含んで成ることを特徴とする装置。
１２．前記記憶手段内で現在利用可能なメモリの量を知らせるため、前記要求されたデータファイルの転送に対し応答性をもつ手段をさらに含んで成ることを特徴とする、請求の範囲第１１項に記載の装置。
１３．現在利用可能なメモリーが前記要求されているデータファイルを記憶するのに不充分な場合、かかる現在利用可能なメモリの量に前記現在転送中のデータファイルが占有するメモリを加えた量を計算するため、前記通知手段に対して応答性をもつ手段、をさらに含んで成ることを特徴とする、請求の範囲第１２項に記載の装置。
１４．前記現在実行中の転送の完了後に前記現在利用可能なメモリーを消費するべく前記要求されたデータファイルの転送の開始を計画するための、前記計算手段に対し応答性をもつ手段がさらに含まれていることを特徴とする、請求の範囲第１３項に記載の装置。
１５．前記現在実行中のデータファイル転送とは独立して前記計画された転送を開始するための手段がさらに含まれていることを特徴とする、請求の範囲第１４項に記載の装置。
１６．前記要求されたデータファイル転送を開始するため、現在転送中のデータファイルのみが前記記憶手段内に記憶されていることを示す前記通知手段に対して応答性を有する手段がさらに含まれていることを特徴とする、請求項１２に記載の装置。
１７．要求されたデータファイルの残りが前記記憶手段内に入力されていくにつれて、前記記憶手段から前記要求されたデータファイルの記憶済部分を同時に転送するため、前記現在実行中のデータファイル転送の完了に対し応答性をもつ手段がさらに含まれていることを特徴とする、請求の範囲第１６項に記載の装置。
１８．単数又は複数の上位コンピュータを単数又は複数テープ駆動機構と相互接続しその間でのデータファイルの転送を行なうためのテープ駆動機構制御装置において、かかるテープ駆動機構制御装置が現在データファイル転送を実行している一方で前記テープ駆動機構制御装置を通してのデータファイルの転送を開始させるための装置であって、前記上位コンピュータと前記テープ駆動機構の間の転送のため複数のデータファイルを記憶するための手段、前記記憶手段内に前に記憶された前記データファイルのうちの１つが現在前記記憶手段から転送中であるか否かを決定するため、データファイル転送を要求する前記上位コンピュータのうちの１つに対し応答性をもつ手段、前記記憶手段内で現在利用可能なメモリの量を知らせるため、前記要求されたデータファイルの転送に対し応答性をもつ手段、現在利用可能なメモリが前記要求されているデータファイルを記憶するのに不充分な場合、かかる現在利用可能なメモリの量に前記現在転送中のデータファイルが占有するメモリを加えた量を計算するため、前記通知手段に対して応答性をもつ手段、前記現在実行中の転送の完了後に前記現在利用可能なメモリーを消費するべく前記要求されたデータファイルの転送の開始を計画するための、前記計算手段に対し応答性をもつ手段、及び前記現在実行中のデータファイル転送とは独立して前記計画された転送を開始するための手段を含んで成ることを特徴とする装置。
１９．単数又は複数の上位コンピュータを単数又は複数のテープ駆動機構と相互接続してその間でのデータファイル転送を行なうテープ駆動機構制御装置において、かかるテープ駆動機構制御装置が現在データファイル転送を実行している一方で前記テープ駆動機構制御装置を通してのデータファイル転送を開始させるための方法であって、前記上位コンピュータと前記テープ駆動機構の間の転送のため複数のデータファイルを記憶する段階、データファイル転送を要求する前記上位コンピュータのうちの１つに対し応答して、前記記憶手段内に前に記憶された前記データファイルのうちの１つが現在前記記憶手段から転送中であるか否かを決定する段階、及び前記以前に記憶されたデータファイルが前記テープ駆動機構制御装置から転送されている状態で同時に前記要求されたデータファイルを前記テープ駆動機構制御装置内に入力する段階、を含んで成ることを特徴とする方法。
２０．前記テープ駆動機構制御装置内で現在使用可能なメモリの量を知らせる段階をさらに含むことを特徴とする、請求の範囲第１９項に記載の方法。
２１．現在利用可能なメモリーが前記要求されているデータファイルを記憶するのに不充分な場合、かかる現在利用可能なメモリの量に前記現在転送中のデータファイルが占有するメモリを加えた量を計算する段階、がさらに含まれていることを特徴とする、請求の範囲第２０項に記載の方法。
２２．前記現在実行中の転送の完了後に前記現在利用可能なメモリを消費するべく前記要求されたデータファイルの転送の開始を計画する段階、がさらに含まれていることを特徴とする、請求の範囲第２１項に記載の方法。
２３．前記現在実行中のデータファイル転送とは独立して前記計画された転送を開始する段階がさらに含まれていることを特徴とする、請求の範囲第２２項に記載の方法。
２４．現在転送中のデータファイルのみが前記テープ駆動機構制御装置内に記憶されている場合に、前記要求されたデータファイルの転送を開始する段階かさらに含まれていることを特徴とする、請求の範囲第２０項に記載の方法。
２５．現在実行中のデータファイル転送の完了時点で前記テープ駆動機構制御装置内に前記要求されたデータファイルの残りが入力されていくにつれて前記テープ駆動機構制御装置から前記要求されたデータファイルの記憶済部分を同時に転送する段階、がさらに含まれていることを特徴とする、請求の範囲第２４項に記載の方法。