JPS5972539A - デ−タ転送方式 - Google Patents

デ−タ転送方式

Info

Publication number
JPS5972539A
JPS5972539A JP57183475A JP18347582A JPS5972539A JP S5972539 A JPS5972539 A JP S5972539A JP 57183475 A JP57183475 A JP 57183475A JP 18347582 A JP18347582 A JP 18347582A JP S5972539 A JPS5972539 A JP S5972539A
Authority
JP
Japan
Prior art keywords
data
buffer
queue buffer
transmission
line
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP57183475A
Other languages
English (en)
Other versions
JPH0115100B2 (ja
Inventor
Kenichi Yukimatsu
健一 行松
Hiroshi Fujitani
宏 藤谷
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nippon Telegraph and Telephone Corp
Original Assignee
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nippon Telegraph and Telephone Corp filed Critical Nippon Telegraph and Telephone Corp
Priority to JP57183475A priority Critical patent/JPS5972539A/ja
Publication of JPS5972539A publication Critical patent/JPS5972539A/ja
Publication of JPH0115100B2 publication Critical patent/JPH0115100B2/ja
Granted legal-status Critical Current

Links

Classifications

    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06FELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computer And Data Communications (AREA)
  • Communication Control (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の属する分野〕 本発明はデータ転送方式に係り、詳しくは、複数回線の
データ送受信を行うデータ送受信装置と中央制御装置(
CC)との間でデータを転送する方式に関するものであ
る。
〔従来技術〕
一般に、複数回線のデータ送受信を行うデータ送受信装
置とCC間のデータ転送においては、データ送受信装置
内での処理とCCでの処理とに独立性をもたせるため、
データ送受信装置とCCとの間に送受信キューバッファ
を設け、転送データをキューとして格納する方式が用い
られる。このような方式において、従来は該キューバッ
ファの書込み/読出し制御を、書込みポインタ、取出し
ポインタ、実行ポインタなどのポインタを用いたポイン
タ制御により行っており、キューバッファの空き状態等
をそれぞれのポインタの値を比較することにより判定し
制御していた。そのため、キューバッファの状態を知る
ためには、まずポインタの読取り処理を行い、ポインタ
を構成しているカウンタの値を演算して、たとえば書込
みポインタに1を足したものが取出しポインタの値と等
しい時は、そのキューバッファに空きエリアが無い状態
であるというように判定していた。このように、ポイン
タ制御によるキュー書込み/読取り方式では、キューバ
ッファの状態を読取る処理が複雑であり、データ転送は
非効率的なものであった。
〔発明の目的〕
本発明の目的は、上記キューバッファによるデータの転
送を効率的に行うことにある。
〔発明の概要〕
上記目的を達成するため、本発明は、CCが読取るデー
タに、受信キューバッファおよび送信キューバッファの
状態を表示するビットを付加し、受信キューバッファに
関しては、データが有るときは所定周期内でデータを連
続的に読取れるようにすると共に、送信キューバッファ
に関しては、当該バッファが空か否かを送信キューバッ
ファにアクセスすることなくCCで知ることができるよ
うにしたものである。
また、CCが読取るデータに付加される送信キューバッ
ファの状態を表示するビットに、当該バッファの空きエ
リアの大きさの程度が区別できる表示を付与し、ブロッ
ク長の異なるデータの送信キューバッファへの書込みを
効率的に行えるようにしたものでさる。さらに、データ
送受信装置内で送信処理を行うために送信キューバッフ
ァのデータを転送して格納しておく目録対応バッファが
空となった時点で、当該回線の送出完了を受信キューバ
ッファを介してCCへ報告することにより、データを送
出した回線の回線対応バッファのオーバーフローを防ぐ
ようにしたものである。
〔発明の実施例〕
第1図は本発明が対象とするシステムの一例で、1はデ
ータ端末装置、2は交換機の通話路スイッチ、3は交換
機の中央制御装置(CC)、4はデータ送受信装置、5
はSPババスある。データ端末装置1とデータ送受信装
置4とは通話路スイッチ2により接続され、データ送受
化装置4とCC3の間はSPババスで接続されている。
6はデータ送受イボ装置4の送受信処理「1路や回線対
応バッファメモリ等であり、7は送信/受信キューバッ
ファ、8はSPバスインタフェース回路である。
データ送受化装置4は6.7.8により構成される。
データ送受信装置4は、データ端末装置lからのデータ
を通話路スイッチ2を通してユニット6で受信し、7の
受信キューバッファに積込むとともに、送信キューバッ
ファのデータをユニット6で送出処理を行ってデータ端
末装置1へ送出する。
7の受信キューバッファに積込まれたデータはSPバス
インタフェース回路8、SPババスを通してCC3へ転
送され、同様に、CC3からの送出データはSPババス
を通して7の送信キューバッファに転送される。
第2図は核キューバッファにおける本発明のデータ転送
の説明図である。第2図の7,8は第1図の7,8とそ
れぞれ同様のものであり、9が送信キューバッファ、1
0が受信キューバッファである。11は送信キューバッ
ファ9な構成しているレジスタのデータ格納位置を示す
ポインタによりハードロジックで求められた該バッファ
9の状態を表示するビットであり、12は同様に受信キ
ューバッファの状態を表示するビットである。13は受
信キューバッファ10の読取りによるアンサデータであ
る。CC3より受信キューバッファ1oを周期的にアク
セスし、その読取りデータに受信および送信キューバッ
ファの状態表示ピッ) 11 、12を付加したアンサ
データ13がCC3へ転送される。CC3はこのアンサ
データ13に表示されたキューバッファ状態表示ビット
により、読取った受信データの有効性の判断やその後の
読取り制御を行うことができ、また同時に送信キューバ
ッファの状態も知ることができるため、例えば送信デー
タを送信キューバッファ9に書込む際にわざわざ該バッ
ファにその状態をアクセスすることなく、送出データ書
込みの制御を行うことができる。このときのキューバッ
ファ状態表示例を表1に示す。
表  1 *: don’t care 表1の送信キューバッファ状態表示において、例として
状態表示をすべてバッファがふさがっている状態0と短
いデータは書込み可能の状態0と長いデータも書込み可
能である状態囚の3状態を示すようにすることKより、
送信キューバッファ9がすべてふさがってはいないが、
長いデータを送るKはエリアが十分でない場合でも、短
いデータがあればそれを書込むことができる。たとえば
文字データを効率よく送出するため数10キャラクタま
とめたブロックで転送するようにすると、A状態の空き
エリアの大きさをこのブロック長が書込める大きさに決
定することにより、A状態の蟻文字データの書込みを行
い、C状態の時には、オーダデータ等の短いデータを書
込むことができる。
このような方法により長幾データの効率的な送出が可能
である。
第2図において、Cは第1図と同様のものであり、14
は回線対応の内部バッファ、15は送信処理回路、16
は受信処理回路である。
送信/受信キューバッファ7を設けたことにより、CC
3のキューへの書込み処理とデータ送受信装置4の送出
処理とは非同期に行うことができるが、該キューバッフ
ァにデータが滞ることを防ぐためには、該データはでき
るだけすみやかに回線対応バッファ14へ転送する必要
がある。この時、送信キューバッファ9へ同一回線のデ
ータを続いて書込むと、該データを該回線の対応バッフ
ァへ転送する際に該バッファに前データが未送出で残っ
ている場合があり、その時、該バッファがオーバーフロ
ーを引きおこす恐れがある。それを防ぐため、該回線対
応のバッファよりデータが読出されて送出処理が行われ
、該バッファが空きとなった時、該回線の送出完了報告
を示すデータを受信キューバッファ10へ積み、CC3
では該報告を受信キューバッファ10より読取った後に
該回線への次の送出データを送信キューバッファ9へ書
込む。
次にキューデータの書込み/読取り方式の詳細を受信と
送信にわけて説明する。
第3図がデータ受信の概念図を示し、lOが受信番号O
wl+Jの回線がそれぞれ1キヤラクタずつ受信した場
合を示している。CCでは一定周期で受信キューデータ
の読取り指令を送出し、その読取りデータにキュー状態
表示ピットが付加されたアンサデータを受は取る。その
受信キュー状態表示から該受信キューバッファが空きで
あるかデータ有であるかを判定し、空きであれば読取っ
たデータを無効とし、次の周期処理へ移行する。データ
有であれば、そのデータを有効として受信し、続いて同
−周期内で次データを連続的に読取りに行き、空きとな
れば再び周期起動を行う。このように受信キューバッフ
ァの状態を見て周期読取りと連続読取りを使いわけるこ
とにより、効率的にキューの読取りを行うことができる
第4図はデータ送信の概念図である。この例では第1回
線に2ブロツク分のデータと第3回線に1ブロツクのデ
ータ、第に回線に1オーダデータを送出する処理を表し
ている。送信キューバッファ9の状態は周期的に起動す
る受信キューデータの例では、最初送信キス−バッファ
9の状態Cを判別して、短いデータであるオーダデータ
を送信キューバッファ9に書込む。その後、該送信キュ
ーバッファ9の状態人を確認してから第1回線のブロッ
クデータを送出する。データ送受信装置4の内部では該
キューバッファ9より内部の五回線対応のメモリバッフ
ァへ該データを転送し、該キューバッファ9はA状態と
なる。それにより続いて第1回線のブロックデータな誉
込むと、内部回線対応バッファに転送する際、前データ
がすべ【該バッファより送出されたか確認できないため
、該バッファがオーバクローをおこす恐れがある。
したがって、1回線対応のバッファメモリ内のデータが
送出処理のため読出されて該バッファが空きとなった時
、受信キューバッファ10に該回線の送出完了報告を表
すデータを書込み、CCはその報告を受けてから該回線
へのデータをキューバッファへ書込むことにより、回線
対応バッファのオーバフローを防ぐことができる。第4
図の例に戻って説明すると、このようにして1回線の最
初のブロックデータを書込んだ後、送信キューバッファ
9の状態Aを確認したら、第3回線のブロックデータを
該キューバッファ9に書込む。その後、該バッファのA
状態を確認し、1回線の送出完了報告を受けて、続く1
回線の2番目のブロックデータな書込む。このように、
データ送出した回線の送出完了報告を受信する前にキュ
ーバッファ9が空きとなると、他回線のデータをキュー
バッファ9に書込むことにより、効率的なデータの転送
をすることができる。
〔発明の効果〕
以上の説明したように、従来のポインタ制御ではキュー
バッファの状態を知るのに演算をする必要があったが、
本発明では受信キューバッファの読取りデータに両キニ
ーバツンアの状態表示ビットを設けたため、キューバッ
ファの状態を簡易にCCが知ることができ、したがって
キュー書込み/読取りの制御も容易となる利点がある。
さらに、送信キューバッファの状態を長短データの書込
みが識別できるようにするとともに送信完了報告を設け
たため、複数回線の送信データを非常に効率よく転送す
ることができる。
【図面の簡単な説明】
第1図は本発明で対象とするシステム例のブロック図、
第2図は第1図における本発明のデータ転送の説明図、
第3図および第4図は本発明によるキューデータの書込
み/読取りの概念図である。 1・・・データ端末装置、2・・・交換機の通話路スイ
ッチ、3・・・交換機の中央制御装置、4・・・データ
送受信装置、5・・・SPババス6・・・送受信処理回
路9回線対応バッファメモリ等、7・・・キューバッフ
ァ、8・・・SPバスインタフェース回路、9・・・送
信キューバッファ、10・・・受信キューバッファ、1
1・・・送信キューバッファ状態表示ビット、12・・
・受信キューバッファ状態表示ビット、13・・・受信
キューバッファ読取りのアンサデータ、14・・・回線
対応バッファメモリ、15・・・送信処理回路、16・
・・受信処理回路。 代理人 弁理士 鈴 木    誠 第1図 2 牙3図

Claims (3)

    【特許請求の範囲】
  1. (1)複数回線のデータ送受信を行うデータ送受信装置
    と中央制御装置(CC)との間で送信/受信キューバッ
    ファを介してデータを転送する方式において、CCから
    受信キューバッファのデータ読取り指令を受は取ると、
    データ送受信装置は、受信キューバッファの読取りデー
    タに受信キューバッファおよび送信キューバッファの状
    態を示すビットを付加してCCへ転送することを特徴と
    するデータ転送方式。
  2. (2)送信キューバッファの状態を示すピットに、送信
    キューバッファの空きエリアの大きさの程度が区別でき
    る表示を付与し、送信キューノ(ツファヘデータを書き
    込υ際に、十分な大きさの空きがある時は長いブロック
    長のデータが書込み可能であることを判別できるように
    することにより、ブロック長゛の異なるデータの送信キ
    ューバッファへの書込みを効率的に行えるようにしたこ
    とを特徴とする特許請求の範囲第1項記載のデータ転送
    方式。
  3. (3)データ送受信装置内で送信処理を行うために該キ
    ューバッファのデータを転送して格納しておく回線対応
    バッファが空となった時点で、該当回線の送出完了を受
    信キューバッファの読取りデータによりCCへ報告し、
    CCでは該報告を受けてから該当回線への送信データを
    送信キューバッファへ書込み、該報告を受ける前に該送
    信キューバッファがデータ書込可能の状態となれば、他
    回線のデータを書込むことを特徴とする特許請求の範囲
    第1項記載のデータ転送方式。
JP57183475A 1982-10-18 1982-10-18 デ−タ転送方式 Granted JPS5972539A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP57183475A JPS5972539A (ja) 1982-10-18 1982-10-18 デ−タ転送方式

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP57183475A JPS5972539A (ja) 1982-10-18 1982-10-18 デ−タ転送方式

Publications (2)

Publication Number Publication Date
JPS5972539A true JPS5972539A (ja) 1984-04-24
JPH0115100B2 JPH0115100B2 (ja) 1989-03-15

Family

ID=16136441

Family Applications (1)

Application Number Title Priority Date Filing Date
JP57183475A Granted JPS5972539A (ja) 1982-10-18 1982-10-18 デ−タ転送方式

Country Status (1)

Country Link
JP (1) JPS5972539A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120761A (ja) * 1985-11-20 1987-06-02 Fujitsu Ltd デ−タ送受信制御方式
JPS63168732A (ja) * 1986-12-30 1988-07-12 インターナシヨナル・ビジネス・マシーンズ.コーポレーシヨン ノン・ロツキング待ち行列機構
JPH03503690A (ja) * 1988-01-27 1991-08-15 ストレイジ テクノロジー コーポレイション ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62120761A (ja) * 1985-11-20 1987-06-02 Fujitsu Ltd デ−タ送受信制御方式
JPH0423979B2 (ja) * 1985-11-20 1992-04-23 Fujitsu Ltd
JPS63168732A (ja) * 1986-12-30 1988-07-12 インターナシヨナル・ビジネス・マシーンズ.コーポレーシヨン ノン・ロツキング待ち行列機構
JPH03503690A (ja) * 1988-01-27 1991-08-15 ストレイジ テクノロジー コーポレイション ホストコンピュータとテープ駆動部間の相互接続用のテープ駆動制御ユニットおよびその操作方法

Also Published As

Publication number Publication date
JPH0115100B2 (ja) 1989-03-15

Similar Documents

Publication Publication Date Title
EP0412268B1 (en) Apparatus for interconnecting a control unit having a parallel bus with a channel having a serial link
US4419728A (en) Channel interface circuit providing virtual channel number translation and direct memory access
CA1227879A (en) Buffer system for input/output portion of digital data processing system
US3728693A (en) Programmatically controlled interrupt system for controlling input/output operations in a digital computer
US4521850A (en) Instruction buffer associated with a cache memory unit
KR980007767A (ko) 비디오 데이터 전송, 라인 속도 변경, 데이터 구조 준비 및 가변 속도 클럭의 속도 결정 방법과 컴퓨터 판독가능 매체
JPS5972539A (ja) デ−タ転送方式
US4388687A (en) Memory unit
KR960015240A (ko) 테스트 프로그램, 테스트 스테이션 및 제조 방법과 같은 포괄적인 프로그램을 포함하는 판독 전용 메모리를 갖는 마이크로콘트롤러 집적 회로
KR950009763B1 (ko) 2개의 cpu로 구성된 시스팀에서의 cpu간 데이타 전송 및 동기화 방법
US20030061300A1 (en) Dual port RAM communication protocol
US5542057A (en) Method for controlling vector data execution
EP0789363B1 (en) Memory system and data communications system
JPS5844419Y2 (ja) デ−タチャネル装置
CA1180129A (en) Memory unit
SU1156080A1 (ru) Двухпортовое устройство сопр жени в вычислительной системе
JPS6113264B2 (ja)
JPS5949611B2 (ja) 通信制御装置の診断処理方式
JPS6043764A (ja) 情報処理システム
KR101371506B1 (ko) 프로세서간 데이터 처리 시스템에서 교착상태 회피 방법
JPS608970A (ja) マルチコントロ−ラシステム
JPS615647A (ja) ポ−リング制御方式
JPS5825291B2 (ja) ダイレクトメモリアクセスソウチ
JPH0476148B2 (ja)
JPH01158554A (ja) Dma装置を備えたデータ処理システム