JPH0350303B2 - - Google Patents

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は第１と第２のプロセツサのそれぞれに
対応した第１と第２の記憶部を有し、該第２の記
憶部のローダプログラムが該第１の記憶部に格
納、展開される情報処理装置に係り、特に、ロー
ダプログラムによる処理終了後の該第１の記憶部
より該第２の記憶部に移送される処理データのア
ドレス情報が移送に際して、記憶領域が切り替え
られるように形成された情報処理装置に関する。

メインプロセツサとサブプロセツサとの複数の
プロセツサより成り、それぞれのプロセツサに対
応した記憶部を備えた情報処理装置は、メインプ
ロセツサに対応したメイン記憶部はメイン、サブ
共通の記憶部として所定のデータのリード、ライ
トが行われるように形成されている。

このような形成ではサブプロセツサの指令によ
り所定のローダプログラムがメイン記憶部に展開
され、メインプロセツサの指令によつて展開され
たローダプログラムの実行が行われ、実行の終了
後は、そのローデイングされた処理データがメイ
ン記憶部からサブ記憶部に移送されることが行わ
れる。

したがつて、サブプロセツサ側にはメイン記憶
部に展開されるローダプログラムを格納する記憶
部が必要であり、このようなローダプログラムの
記憶部は極力安価で、かつ、簡便に設けられるこ
とが望まれている。

〔従来の技術〕

従来は第３図の回路構成図に示すように構成さ
れていた。

第１のプロセツサであるメインプロセツサ１と
第２のプロセツサであるサブプロセツサ２とのそ
れぞれにはRAMより成る第１と第２の記憶部で
ある記憶部３，４とローダプログラムが格納され
たROM５，６とが設けられ、互いのデータバス
９と１０とはインタフエイスユニツト８によつて
接続されて構成されている。

そこで、所定のジヨブを行う場合はそれぞれの
プロセツサ１，２を同時にリセツトし、それぞれ
のROM５，６よりローダプログラムをそれぞれ
の記憶部３，４に展開してローダプログラムによ
る実行によつて行われる。

この記憶部４に展開されたローダプログラムは
サブプロセツサ２の指令によつてインターフエー
スユニツト８を介してメインプロセツサ１にロー
デングの要求を指示し、一方、メインプロセツサ
１は外部記憶装置であるフアイル７より必要なプ
ログラムをメイン記憶部３に展開することによ
り、サブプロセツサ２のローデング要求に対して
OKが通知される。

このローデング要求のOKにより記憶部４のロ
ーダプログラムは記憶部３に移送、展開され、ロ
ーダプログラムによるデータ処理が行われるよう
に形成され、更に、データ処理終了後の処理デー
タは記憶部３から記憶部４に移送されるように形
成されている。

〔発明が解決しようとする問題点〕

このような構成では、記憶部４にローデイング
されるプログラムは一旦、記憶部４に展開されれ
ば良く、展開後はROM６に対する要求は皆無で
ある。

したがつて、単にローダプログラムを格納する
ために、ROM６を設けることは価格アツプとな
る問題を有していた。

〔問題点を解決するための手段〕

前述の問題点は、制御プログラムを有する第１
と第２のプロセツサと、該第１と第２のプロセツ
サに対応して設けられたRAMより成る第１と第
２の記憶部と、該第２の記憶部の所定の領域に格
納されたローダプログラムとを備え、該第１と第
２のプロセツサのリセツトにより該ローダプログ
ラムが該第１の記憶部にインタフエースユニツト
を介して格納、展開され、該ローダプログラムに
よる処理後、該第１の記憶部に形成された処理デ
ータを該第２の記憶部に取り込む際、該ローダプ
ログラムが予め格納されていた所定の該領域と異
なる領域に取り込みが行われるよう該第２のプロ
セツサの制御により該処理データのアドレス情報
を切り替える切替手段が具備された本発明による
情報処理装置によつて解決される。

〔作用〕

即ち、従来ROMよりローデイングしていたロ
ーダプログラムを予め第２の記憶部の所定の領域
に格納させ、第１の記憶部にローダプログラムを
展開させる場合は該所定の領域より行い、第１の
記憶部から第２の記憶部に移送される処理データ
は該所定の領域以外の領域となるように処理デー
タのアドレス情報が変換されるように形成したも
のである。

これにより、従来のようにROMからローデイ
ングする必要がなくなり、ROMは不要となり構
成の簡素化およびコストダウンが図れる。

〔実施例〕

以下本発明を第１図および第２図の一実施例に
よつて詳細に説明する。第１図は回路構成図、第
２図は回路図である。尚、全図を通じ、同一符号
は同一対象物を示す。

第１図に示すようにサブプロセツサ２によつて
制御される切替手段である切替回路１１を設け、
前述のROM６に格納されていたローダプログラ
ムＰを記憶部４に格納することにより、ROM６
を除去するようにしたもので、その他は前述と同
じ構成である。

したがつて、ローダプログラムＰを記憶部３に
展開する場合は格納された記憶部４から直接行わ
れるように形成され、記憶部３に形成されたデー
タを記憶部４に移送する場合は切替回路１１によ
つてアドレス情報が変換され所定の記憶領域にな
るように形成されている。

この切替回路１１は、例えば第２図の回路図に
示すように形成することでアドレス情報の変換を
行うことができる。

サブプロセツサ２の指令によりフリツプフロツ
プ２０に“０”または“１”を入力することによ
つて出力された信号と所定のアドレスビツトＡ１
５，Ａ１４，１２とのアンドをとつたアンドゲー
ト回路２１の出力およびアドレスビツトＡ１３を
インバータ２３によつて反転させた信号をそれぞ
れマルチプレクサ２２を介して反転制御したアド
レスビツトＡ１３′が形成される。

このように構成することによりそれぞれの記憶
部３，４のメモリマツプは第４図の説明図に示す
ように形成することができる。

メインプロセツサ１及びサブプロセツサ２がリ
セツトされると第４図のａに示すように、記憶部
４の領域ＡのローダプログラムＰがメインの記憶
部３の領域Ｂに展開され、展開されたローダプロ
グラムＰを実行しメンインプロセツサ１に対して
フアイル７から記憶部３にプログラムＣのローデ
イングを指示する。そこで、記憶部３の領域Ｄに
プログラムＣのローデイングが終了すると、更
に、領域Ｄの処理データが記憶部４の領域Ｅにイ
ンターフエースユニツト８を介して移送される。

しかし、この場合記憶部３の領域Ｂに展開され
たデータを前述の領域Ｄの処理データの移送と同
時に移送する時は第２図に示すように切替回路１
１によつてアドレスビツトＡ１３を変換し、アド
レスビツトＡ１３′を形成することによりアドレ
ス情報が変換され、ｂに示すようにプログラムＰ
が格納されている領域より矢印のように移動され
た領域Ｆに自動的に移送が行われる。

したがつて、ローダプログラムＰが格納されて
いる領域を占有することなく、しかも、共通のパ
ラメータによつてデータの受け渡しが行える領域
を形成することができる。

〔発明の効果〕

以上説明したように、本発明は従来ROMより
ローデイングしていたローダプログラムを予め
RAMより成るサブプロセツサの記憶部に格納し
ておき、メインプロセツサの記憶部より記憶デー
タがサブプロセツサの記憶部に移送される領域は
ローダプログラムが格納された領域より外れた領
域となるように切替回路によつて移送される処理
データのアドレス情報が変換されるように形成し
たものである。

これにより、ROMからローダプログラムのロ
ーデイングが必要なくなる為、従来、サブプロセ
ツサに設けられていたROMは不要となり、構成
の簡素化およびコストダウンが図れ、実用的効果
は大である。

【図面の簡単な説明】

第１図および第２図は本発明の一実施例を示
し、第１図は回路構成図、第２図は回路図、第３
図は従来の回路構成図、第４図のａ，ｂは説明図
を示す。 図において、１はメインプロセツサ、２はサブ
プロセツサ、３，４は記憶部、５，６はROM、
７はフアイル、９，１０はデータバス、１１は切
替回路、２３はインバータ、２０はフリツプフロ
ツプ、２２はマルチプレクサ、２１はアンドゲー
ト回路、８はインターフエースユニツトを示す。

Claims (1)

1. 【特許請求の範囲】 １ 制御プログラムを有する第１と第２のプロセ
   ツサと、該第１と第２のプロセツサに対応して設
   けられたRAMより成る第１と第２の記憶部と、
   該第２の記憶部の所定の領域に格納されたローダ
   プログラムとを備え、 該第１と第２のプロセツサのリセツトにより該
   ローダプログラムが該第１の記憶部にインタフエ
   ースユニツトを介して格納、展開され、該ローダ
   プログラムによる処理終了後、該第１の記憶部に
   形成された処理データを該第２の記憶部に取り込
   む際、 該ローダプログラムが予め格納されていた所定
   の該領域と異なる領域に取り込みが行われるよう
   該第２のプロセツサの制御により該処理データの
   アドレス情報を切り替える切替手段が具備される
   ことを特徴とする情報処理装置。