JPH01164550U - - Google Patents
Info
- Publication number
- JPH01164550U JPH01164550U JP5770188U JP5770188U JPH01164550U JP H01164550 U JPH01164550 U JP H01164550U JP 5770188 U JP5770188 U JP 5770188U JP 5770188 U JP5770188 U JP 5770188U JP H01164550 U JPH01164550 U JP H01164550U
- Authority
- JP
- Japan
- Prior art keywords
- main cpu
- cards
- storage means
- processor system
- card
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 2
- 230000009977 dual effect Effects 0.000 description 1
- 230000007704 transition Effects 0.000 description 1
Description
第１図は本考案を実施したプロセツサ・システ
ムの構成を表わす図、第２図ａ，ｂ，ｃ，ｄは本
考案のプロセツサ・システムの動作を表わすフロ
ーチヤート、第３図は本考案のプロセツサ・シス
テムの動作の状態遷移図である。 １…メインＣＰＵカード、１１…メインＣＰＵ
、１２…メイン・メモリ、１３…基本Ｉ／Ｏイン
ターフエイス、１Ｂ，２Ｂ…内部バス、２，３…
拡張Ｉ／Ｏカード、２１…ＣＰＵ、２２…Ｉ／Ｏ
インターフエイス、２３…ＲＯＭ、２３１…フア
ームウエア部、２３２…ドライバ・プログラム部
、２４…デユアル・ポート・メモリ、３１…Ｉ／
Ｏ部、３２…入出力レジスタ、３３…ＲＯＭ、Ｓ
Ｂ…システム・バス。
ムの構成を表わす図、第２図ａ，ｂ，ｃ，ｄは本
考案のプロセツサ・システムの動作を表わすフロ
ーチヤート、第３図は本考案のプロセツサ・シス
テムの動作の状態遷移図である。 １…メインＣＰＵカード、１１…メインＣＰＵ
、１２…メイン・メモリ、１３…基本Ｉ／Ｏイン
ターフエイス、１Ｂ，２Ｂ…内部バス、２，３…
拡張Ｉ／Ｏカード、２１…ＣＰＵ、２２…Ｉ／Ｏ
インターフエイス、２３…ＲＯＭ、２３１…フア
ームウエア部、２３２…ドライバ・プログラム部
、２４…デユアル・ポート・メモリ、３１…Ｉ／
Ｏ部、３２…入出力レジスタ、３３…ＲＯＭ、Ｓ
Ｂ…システム・バス。
Claims (1)
- メインＣＰＵカードにシステム・バスを介して
少なくとも１個以上のＩ／Ｏカードを接続したプ
ロセツサ・システムにおいて、各々のＩ／Ｏカー
ドにそれぞれ対応する識別番号とドライバ・プロ
グラムとを格納する記憶手段を設け、前記メイン
ＣＰＵカードはドライバ・プログラム・ロード要
求を発生した後、前記各々のＩ／Ｏカードに設け
た記憶手段から識別番号とドライバ・プログラム
をロードすることを特徴とするプロセツサ・シス
テム。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5770188U JPH01164550U (ja) | 1988-04-28 | 1988-04-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5770188U JPH01164550U (ja) | 1988-04-28 | 1988-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01164550U true JPH01164550U (ja) | 1989-11-16 |
Family
ID=31283544
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5770188U Pending JPH01164550U (ja) | 1988-04-28 | 1988-04-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01164550U (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190083A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | 機能ブロックの制御装置および制御方法、機能ブロック、情報信号処理装置、並びにプログラムおよびそれを記録した媒体 |
| JP2006209581A (ja) * | 2005-01-31 | 2006-08-10 | Nec Engineering Ltd | 制御システム |
-
1988
- 1988-04-28 JP JP5770188U patent/JPH01164550U/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005190083A (ja) * | 2003-12-25 | 2005-07-14 | Sony Corp | 機能ブロックの制御装置および制御方法、機能ブロック、情報信号処理装置、並びにプログラムおよびそれを記録した媒体 |
| JP2006209581A (ja) * | 2005-01-31 | 2006-08-10 | Nec Engineering Ltd | 制御システム |
| JP4698238B2 (ja) * | 2005-01-31 | 2011-06-08 | Ｎｅｃエンジニアリング株式会社 | 制御システム |