JPS61133840U - - Google Patents
Info
- Publication number
- JPS61133840U JPS61133840U JP1629685U JP1629685U JPS61133840U JP S61133840 U JPS61133840 U JP S61133840U JP 1629685 U JP1629685 U JP 1629685U JP 1629685 U JP1629685 U JP 1629685U JP S61133840 U JPS61133840 U JP S61133840U
- Authority
- JP
- Japan
- Prior art keywords
- control memory
- control
- function
- function modules
- arithmetic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000006870 function Effects 0.000 claims description 6
- 238000010586 diagram Methods 0.000 description 2
Description
第１図はこの考案の一実施例を示す図、第２図
は従来の演算装置を示す図である。 図において、１はフアンクシヨンモジユール、
２は制御メモリ、３は入出力バス、４はコントロ
ーラである。なお、図中同一あるいは相当部分に
は同一符号を付して示してある。
は従来の演算装置を示す図である。 図において、１はフアンクシヨンモジユール、
２は制御メモリ、３は入出力バス、４はコントロ
ーラである。なお、図中同一あるいは相当部分に
は同一符号を付して示してある。
Claims (1)
- 演算機能を備えた複数個のフアンクシヨンモジ
ユールと、前記複数個のフアンクシヨンモジユー
ル自身を制御するために、フアンクシヨンモジユ
ールに内蔵された制御メモリと、フアンクシヨン
モジユール間を接続するバスと、前記制御メモリ
に対し共通の制御アドレスを送出するコントロー
ラとを備えをことを特徴とする演算装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1629685U JPS61133840U (ja) | 1985-02-07 | 1985-02-07 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1629685U JPS61133840U (ja) | 1985-02-07 | 1985-02-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS61133840U true JPS61133840U (ja) | 1986-08-21 |
Family
ID=30502933
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1629685U Pending JPS61133840U (ja) | 1985-02-07 | 1985-02-07 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS61133840U (ja) |
-
1985
- 1985-02-07 JP JP1629685U patent/JPS61133840U/ja active Pending