JPH03500225A - 半導体ケーシング - Google Patents

半導体ケーシング

Info

Publication number
JPH03500225A
JPH03500225A JP63506110A JP50611088A JPH03500225A JP H03500225 A JPH03500225 A JP H03500225A JP 63506110 A JP63506110 A JP 63506110A JP 50611088 A JP50611088 A JP 50611088A JP H03500225 A JPH03500225 A JP H03500225A
Authority
JP
Japan
Prior art keywords
coating
casing
metal
alloy
copper
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP63506110A
Other languages
English (en)
Inventor
チェルッキ,サットヤム シー.
バット,シェルドン エッチ.
Original Assignee
オリン コーポレーション
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オリン コーポレーション filed Critical オリン コーポレーション
Publication of JPH03500225A publication Critical patent/JPH03500225A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/04Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/02Containers; Seals
    • H01L23/10Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/12Mountings, e.g. non-detachable insulating substrates
    • H01L23/14Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142Metallic substrates having insulating layers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01327Intermediate phases, i.e. intermetallics compounds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701Low temperature co-fired ceramic [LTCC]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/1515Shape
    • H01L2924/15153Shape the die mounting substrate comprising a recess for hosting the device
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151Die mounting substrate
    • H01L2924/15165Monolayer substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161Cap
    • H01L2924/1615Shape
    • H01L2924/16152Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるため要約のデータは記録されません。

Description

【発明の詳細な説明】 ±j艷]1クニ=」仁ン=グ ケーシングの改良された構造であってその特性及び信頼性を改善する構造に関す るものである。
典型的には、気密封止された半導体ケーシングは、セラミックの底部支持部材を 含み、該支持部材に金属で覆われたスポット(点)が適用されて半導体チップが 後で付着せしめられる。次に、封止ガラスの層が底部部材の周辺にペーストとし てスクリーン印刷される。次に、リードフレームがガラスの上に置かれ且つその 結果できた小組立体はガラスが融解するように炉を通過され、底部部材並びにリ ードフレームへ結合する。次いで、チップが支持部材上の金属化されたスポット へ結合される。1後に、下方表面にスクリーン印刷された封止ガラスを有する上 方キャップがその結果できた小組立体の上に置かれ、該組立体はガラスが融解す るように火に当てられ、それによりパッケージを単一の気密ユニットに一緒に結 合する。
良好なガラス対金属の合金結合を与えるために、金属の表面上に酸化物層を有す ることが望ましいことはよく知られている。望ましい酸化物表面を提供する若干 の合金並びに気密封止された半導体ケーシングを作るための技術は米国特許第4 .656.499号で論述されている。記載されているような合金は、表面上で の耐火性酸化物の生成によって生じる酸化物生成速度に対する抑制の故に、通常 使用される温度及び酸化条件下では過度に厚い酸化物層を形成しない合金である 。これらの耐火性酸化物は形成される酸化物の量を制限する作用を有する。
強度、熱伝導度等のような他の特性が、半導体パッケージにおける使用に望まし い若干の他の銅合金が存在するが、その酸化の挙動は、過度に厚い酸化物膜が形 成されるようなものである。そのような種類の合金は、銅合金07025である 。この合金並びに他の望ましい材料の等級での他の合金は、もしそれが上述した ような望ましい酸化物被膜を形成する合金を有するクラッドであるならば、満足 にガラス結合されることができる。しかしながら、クラッドは2つの欠点を有し ている。即ち、第一に、それが厚さ約100ミクロン(数ミル)までと比較的厚 く、且つそのような厚さは半導体装置から底部支持部材まで不十分な熱伝導度を 生じることがある。第二に、支持部材の縁部を覆うことは不都合である。後者の 要因は、ガラスが火に当てられる時に、下方のガラス層が流出し、且つクラッド の縁部の周りへ流れ、且つ支持部材の上へ流れることがあり、それが上述の検討 によれば、ガラスとの不十分な結合を形成する問題を生ずることがある。支持部 材の上にあるこのガラスは容易に破壊され、且つ支持部材から剥落され易く、そ れは上方の層に割れ又は裂は目を生じることがあり、そのため、リードフレーム 及び底部合金の誘電分離に欠陥を生ずることがあり、且つ気密封止を破壊するこ とがある。
従って、支持部材とリードフレームとの間の比較的薄い被膜材料であって、その 材料が適正な表面酸化特性を示し、且つその被膜材料が支持部材の露出した縁部 の上に延びる比較的薄い被膜材料を提供する。ことは、本発明の主な目的である 。特に価値あるものと判明した1つの材料は電気めっきされたニッケルであるが 、電気めっきで又は他の方法によって適用された他の材料も使用され得る。
本発明の他の目的並びに手段及び利益は明らかであり又は一部以下で明らかにな ろう。
第1図は在来の方法により構成されたクラッド底部部材を有する気密封止された 半導体装置の断面図である。
第2図は本発明により構成された気密封止された半導体装置の断面図である。
次に図面を参照すると、第1図は底部部材12を有し、その上に比較的厚いクラ ッド14を設けた在来の構造の気密封止された半導体*wioを示す。クラッド 14は耐火性酸化物の上方表面16を有する。リードフレーム18は上方表面2 0及び下方表面22を有し、それぞれの表面上に耐火性酸化物の層がある。第1 の融解されたガラス■24はリードフレーム18をクラッド14の上方表面16 へ結合する。底部部材12の表面上に半導体26が固定され、該半導体は導体2 8によってリードフレーム18へ取付けられる。キャップ3(llliを完成し 、該キャップの下方表面32は第2の融解されたガラス層34によってリードフ レーム18及び第1の融解されたガラス@24へ結合し、それにより半導体26 を気密封止するために酸化される。
リードフレーム18が第1のガラス@24の融解によって底部部材12へ取付け られる作業中、そのガラス層の若干が流出し、且つクラッド14の側部の上へ流 れ、且つ底部部材12の側部へ接触することは理解され得る。
上の検討から理解され得るように、そのように底部部材12の側部に接触するガ ラスは剥落し易く、それによりクラッド14とリードフレーム18との間に割れ 及び裂は目を生じ、このためそれら2つの部材の誘電分離に欠陥を生じることが あり且つ気密封止を破壊することがある。
第2図は本発明により構成されたIN1図の装置の断面図である。ここでは第1 図に示すような比較的厚いクラッド1114を有するよりはむしろ、底部部材1 2は、比較的薄い材料の被膜40で、後述される方法の1つによって被覆されて おり、該材料の外方表面42は第1のガラス層24への結合のために酸化されて いる。被膜40の厚さは底部部材12の厚さに対する割合を大きく超越して図示 されており、被膜は実際には第1図のタラツド14よりおそらく数析の大きさだ け薄いことは理解されよう。典型的には、クラッドは厚さ125〜2500ミク ロン(5〜100ミル)の範囲であるが、めっきされた材料は厚さ数ミクロンで ある。もしガラスが、底部部材12をリードフレーム18へ取付ける作業中に底 部部材12の上方縁部の上に流れるならば、そのようなmaガラスは、被m材料 の酸化した表面と接触し且つそれと結合するだけであり、そのため第1図に関し て上述したような剥落の問題を回避することは第2図から理解され得る。
支持区部部材12上の被膜40は、底8!1部材を完全に覆うように図示されて おり、それが大多数の応用方法から生ずるであろう構造であるが、本発明の実施 において底部部材の頂部及び側部ρけが最小限被覆される必要があることは理解 されよう。
使用される被膜40は、電気めっき、化学蒸着又はスパッターを含む便利な手段 によって適用され得る。幾つかの被覆方式がこれらの手段のどれかによって便利 に利用され得るが、幾つかの他の被覆方式では利用可能な手段がI+限されるこ とは0!識されるべきである。また、望ましい被覆方式の幾つかの場合に、底部 部材の材料との相互拡散による底部部材の表面上の被膜の損失を阻止するために 、拡散遮断被膜を底部部材12と被膜40との喝に介在させることが更に後述す るように必要であることは、注目されるべきである。
形成される酸化物の厚さが制限されねばならない臨界温度範囲は400℃〜50 0℃であり、且つ加えて所望の酸化特性が600℃より高い温度まで維持される ことは好ましい。この温度範囲内で、最低の温度300℃で且つ軽小の時間1分 で形成する酸化物の最小の厚さは好ましくは50オングストロームであるべきで ある。最高の温度(500℃又は600℃)で且つ空気中での露出の最大時間3 0分で、酸化物の膜厚さは好ましくは5000オングストロームを越えるべきで はなく且つ最も好ましくは1000オングストロームを越えるべきではない。
適当な被膜を備えるために採用され得る被覆方式の例は次のとおりである。
ニッケル、 ニッケルめっきが有効であることは判明している。めっきとして設 けられることに加えて、ニッケル被膜は化学蒸着及びスパッターを含む他の手段 によっても利用され得る。更に、“ニッケル”被膜は純粋のニッケルであること ができ、又はそれはニッケルの合金であることができる。合金として与えられる 時、それは望ましい酸化特性を示すべきである。使用され得る合金の幾つかは、 特に錫、クロム、及び/又はコバルト、銅を含むニッケル合金を含む。
コバルト、 コバルト及び適当なコバルト合金は上述したニッケルの代替物とし て使用されることができる。
りo4ユ クロム及びクロムの合金は被膜として使用され得る。めっき被膜とし て使用される時、それと本体銅合金との間にニッケル下塗のような下塗が適用さ れることは望ましい。これはクロムが特性的に脆いので必要であり、それ数多孔 性であり得る非常に薄い層で適用される。
モ1ブーン びタン スーフ モリブデン及びタングステンはクロムの代替物と して使用され得る。これらの金属及びそれらの合金の被膜を設ける最も望ましい 手段はスパッター及び化学蒸着によってである。
監エ @酸化物を形成する錫も使用されることができる。しかしながら、錫被膜 とバルク銅合金との間の拡散遮断壁、典型的にはニッケル又はコバルト、が非常 に望ましい。錫被膜は、銅合金底部部材との及び/又は介在する拡散遮断壁との 相互拡散を見越して、利用可能な錫の全部が酸化物へ転化された時に上で確立さ れた制限より厚くない酸化物層を生成する厚さまで厚さを制限される。錫金属は それ自体残存しない。
珪素 び′ルマニ ム、 珪素及びゲルマニウムは被膜として使用され得るが、 これらの材料は通常のめっき方法によってめっきされることができず、従ってス パッター及び化学蒸着がこれらの元素及びそれらの合金で被覆する好ましい方法 になる。化学蒸着によって及び/又はスパッターによって得られる被膜厚さは典 型的には全く薄いので、これらの被膜と銅又は銅合金底部部材との間に拡散′a 断壁、典型的にはニッケル又はコバルト、の使用が特に望ましい。
チタン、ジルコニウム、及びハフニ ム これらの金属及びそれらの合金が使用 されることができ且つ望ましい酸化特性を有する。銅及び銅合金材料との相互拡 散は非常にゆるやかであり且つこれらの金属は薄いスパッターされ又は化学蒸着 された被膜として使用されることができる。バルク銅又は銅合金とのそれらのゆ っくりした相互拡散の故に、これらの金属による被膜は他の最終的被膜との拡散 遮断壁として使用するために特に適する。
アルミニウム、 アルミニウムは被膜として使用され得る。アルミニウムとバル ク銅合金との間の適当な遮断壁、典型的にはニッケル又はコバルト、が過度の相 互拡散を回避するために必要とされる。
ニオブ及びタンタル、 これらの金属及びそれらの合金も被膜として使用され得 る。
上述した種々の金属合金系の1つまたは他の1つでバルク銅合金を被覆すること に加えて、所望の銅合金被膜が例えばアルミニウムの薄い層をバルク銅合金の上 に蒸着することによってその場所でバルク銅合金上に形成され、次に銅−アルミ ニウム合金の表面層を生成するように相互拡散する。この例の場合に使用される アルミニウム被膜の厚さ及び拡散方法は、脆い銅−アルミニウム金Wh間化合物 が相互拡散の後に現れる程度まで過剰のアルミニウムが被覆された材料の表面中 に又はその近くに残存しないように確立されるべきである。
上で説明され且つ検討された例の全ては例として考えられるべきであり、底部材 料の表面で所望の酸化特性を有する比較的薄い材料を備えるために確立された基 準を満たす他の被膜が当業者によって更に考えられ得ることは理解される。
成る場合に、ニッケルは厚さ約3ミクロンの被膜を与えるために在来の方法を用 いて電気めっきされた。この厚さは充分な酸素拡散遮断壁を与えることが判明し ている。そのような厚さは、例えば15.6d/j!、(2オンス/ガロン)の 塩化ニッケル、390.6d/1 (50オンス/ガロン)の硫酸ニッケル、及 び39.06d/1(5オンス/ガロン)のホウ酸を含む硫酸塩の電気めっき浴 を用いて、pH4及び49℃(120下)の条件で、2、05 A/da(19 A/ft2)の陰極電流強さを約10分間印加して適用されることができる。
被膜を形成するためにどの方法が採用されようと、特別の方法は本発明の部分を 構成しない。種々の金属めっきする技術は、1981年に米国ニューシャーシー 州バークリッジのホイエス・データ・コーポレーションによって刊行されたJ、 1.ダフィ編集発行人の電気めっき技術最近の発達で開示されている。
上述した目的、手段、及び利益を満たす電気構成部品のための改良された気密封 止された半導体ケーシングが本発明によって提供されたことは明らかである。本 発明はその実施例と関連して説明されたが、多くの代替例、修正例、及び変更例 が上の説明に鑑みて当業者に鴫らかであることは明白である。従って、添付した 請求の範囲の精神及び広い範囲内に入る全ての代替例、修正例、及び変更例を包 含することは意図される。
礎チチ財 国際調査報告

Claims (8)

    【特許請求の範囲】
  1. 1.電気構成部品(26)のための半導体ケーシング(10)であって、 第1及び第2の対向する表面(20,22)を有し且つ前記電気構成部局(26 )をそれへ連結させるようになっており、前記第1及び第2の表面(20,22 )がその上に第1の薄い密着性酸化物層を有する金属又は金属合金のリードフレ ーム(18)と、 第1及び第2の対向する表面を有し、それらの間に側部を有する金属又は金属合 金の底部部材(12)と、前記底部部材(12)がその少なくとも第1の表面及 び側部に比較的薄い金属又は金属合金の被膜(40)を有し、被膜(40)がそ の外方表面(42)上に第2の薄い密着性酸化物層を有することと、 下方表面(32)上に第3の薄い密着性酸化物層を有する金属又は金属合金のキ ャップ部材(30)と、前記第1及び第2の薄い密着性酸化物層を並びに前記第 1及び第3の薄い密着性酸化物層を結合するガラス又はセラミックの構成部材( 24,34)とによって特徴づけられる半導体ケーシング(10)。
  2. 2.前記被膜(40)がニッケル、コバルト、クロム、モリブデン、タングステ ン、チタン、ジコニうハフニウム、こオブ、タンタル、上記の金属の合金、錫、 珪素、ゲルマニウム、及びアルミニウムからなる群から選ぼれることを特徴とす る請求の範囲第1項記載のケーシング(10)。
  3. 3.前記被膜(40)が電気めっきによって適用されることを特徴とする請求の 範囲第1項記載のケーシング(10)。
  4. 4.前記被膜(40)が化学蒸着によって適用されることを特徴とする請求の範 囲第1項記載のケーシング(10)。
  5. 5.前記被膜(40)がスパッターによって適用されることを特徴とする請求の 範囲第1項記載のケーシング(10)。
  6. 6.前記被膜(40)が電気めっきによって適用された厚さ約3ミクロンのニッ ケルであることを特徴とする請求の範囲第1項記載のケーシング(10)。
  7. 7.前記基板(12)が銅合金であり且つ前記被膜(40)が前記基板(12) 上にアルミニウムの蒸着によって且つ続いて前記銅−アルミニウム合金を生成す るように相互拡散によってその場所に形成された銅ーアルミニウム合金であるこ とを特徴とする請求の範囲第1項記載のケーシング(10)。
  8. 8.前記かラス又はセラミックの構成部材(24,34)が前記半導体(26) を気密封止することを特徴とする請求の範囲第1項記載のケーシング(10)。
JP63506110A 1987-07-02 1988-06-27 半導体ケーシング Pending JPH03500225A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US07/069,125 US4796083A (en) 1987-07-02 1987-07-02 Semiconductor casing
US069,125 1987-07-02

Publications (1)

Publication Number Publication Date
JPH03500225A true JPH03500225A (ja) 1991-01-17

Family

ID=22086909

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63506110A Pending JPH03500225A (ja) 1987-07-02 1988-06-27 半導体ケーシング

Country Status (10)

Country Link
US (1) US4796083A (ja)
EP (1) EP0366711B1 (ja)
JP (1) JPH03500225A (ja)
KR (1) KR970005705B1 (ja)
AU (1) AU2084788A (ja)
DE (1) DE3882998T2 (ja)
MX (1) MX165936B (ja)
MY (1) MY103113A (ja)
PH (1) PH24236A (ja)
WO (1) WO1989000338A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US5043222A (en) * 1988-03-17 1991-08-27 Olin Corporation Metal sealing glass composite with matched coefficients of thermal expansion
JP2572823B2 (ja) * 1988-09-22 1997-01-16 日本碍子株式会社 セラミック接合体
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
US5015803A (en) * 1989-05-31 1991-05-14 Olin Corporation Thermal performance package for integrated circuit chip
US5223746A (en) * 1989-06-14 1993-06-29 Hitachi, Ltd. Packaging structure for a solid-state imaging device with selectively aluminium coated leads
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
JPH0831490B2 (ja) * 1991-03-21 1996-03-27 株式会社住友金属セラミックス ガラス封止型セラミックパッケージ
US5596231A (en) * 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
US5284706A (en) * 1991-12-23 1994-02-08 Olin Corporation Sealing glass composite
US5315155A (en) * 1992-07-13 1994-05-24 Olin Corporation Electronic package with stress relief channel
TW238419B (ja) * 1992-08-21 1995-01-11 Olin Corp
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
US6974763B1 (en) 1994-04-13 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
KR100279217B1 (ko) * 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
WO1995031826A1 (en) * 1994-05-17 1995-11-23 Olin Corporation Electronic packages with improved electrical performance
US6060779A (en) * 1997-04-30 2000-05-09 Shinko Electric Industries, Co., Ltd. Resin sealed ceramic package and semiconductor device
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
CN105026099A (zh) * 2012-11-29 2015-11-04 康宁股份有限公司 用于块状金属玻璃的接合方法
WO2015029990A1 (ja) * 2013-08-30 2015-03-05 矢崎総業株式会社 電子部品と端子金具との接続構造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3726987A (en) * 1970-10-07 1973-04-10 Olin Corp Glass or ceramic-to-metal seals
US3676292A (en) * 1970-10-07 1972-07-11 Olin Corp Composites of glass-ceramic-to-metal,seals and method of making same
US4149910A (en) * 1975-05-27 1979-04-17 Olin Corporation Glass or ceramic-to-metal composites or seals involving iron base alloys
JPS5586144A (en) * 1978-12-25 1980-06-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
US4570337A (en) * 1982-04-19 1986-02-18 Olin Corporation Method of assembling a chip carrier
US4491622A (en) * 1982-04-19 1985-01-01 Olin Corporation Composites of glass-ceramic to metal seals and method of making the same
US4656499A (en) * 1982-08-05 1987-04-07 Olin Corporation Hermetically sealed semiconductor casing
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
US4649083A (en) * 1983-02-17 1987-03-10 Olin Corporation Electrical component forming process
US4500605A (en) * 1983-02-17 1985-02-19 Olin Corporation Electrical component forming process
US4532222A (en) * 1983-03-21 1985-07-30 Olin Corporation Reinforced glass composites
US4572924A (en) * 1983-05-18 1986-02-25 Spectrum Ceramics, Inc. Electronic enclosures having metal parts
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4577056A (en) * 1984-04-09 1986-03-18 Olin Corporation Hermetically sealed metal package
JPS6142156A (ja) * 1984-08-02 1986-02-28 Kyocera Corp ガラス封止形半導体パツケ−ジ
US4542259A (en) * 1984-09-19 1985-09-17 Olin Corporation High density packages
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
US4704626A (en) * 1985-07-08 1987-11-03 Olin Corporation Graded sealing systems for semiconductor package
US4725333A (en) * 1985-12-20 1988-02-16 Olin Corporation Metal-glass laminate and process for producing same
JPH06142156A (ja) * 1992-10-31 1994-05-24 Miyaden:Kk 浴槽装置

Also Published As

Publication number Publication date
MX165936B (es) 1992-12-10
EP0366711B1 (en) 1993-08-04
PH24236A (en) 1990-05-04
WO1989000338A1 (en) 1989-01-12
KR890702248A (ko) 1989-12-23
MY103113A (en) 1993-04-30
DE3882998D1 (de) 1993-09-09
EP0366711A1 (en) 1990-05-09
EP0366711A4 (en) 1990-06-26
AU2084788A (en) 1989-01-30
DE3882998T2 (de) 1994-03-31
KR970005705B1 (ko) 1997-04-19
US4796083A (en) 1989-01-03

Similar Documents

Publication Publication Date Title
JPH03500225A (ja) 半導体ケーシング
KR950014117B1 (ko) 반도체 다이부착 시스템
US4761518A (en) Ceramic-glass-metal packaging for electronic components incorporating unique leadframe designs
US5340947A (en) Ceramic substrates with highly conductive metal vias
US5368220A (en) Sealed conductive active alloy feedthroughs
US4640436A (en) Hermetic sealing cover and a method of producing the same
US4854495A (en) Sealing structure, method of soldering and process for preparing sealing structure
US3339267A (en) Metallizing non-metals
US3226822A (en) Art of bonding ceramic to metal
US5682589A (en) Aluminum nitride body having graded metallurgy
JPS5846059B2 (ja) 半導体装置
US4765528A (en) Plating process for an electronic part
JPH0570252A (ja) ろう接用合金
KR930010068B1 (ko) 기밀하게 밀봉된 반도체 패키지 및 그 제조 방법
RU2818934C2 (ru) Способ металлизации термокомпенсирующей изолирующей подложки припоем AuSn для пайки полупроводниковых лазерных диодов
JPS6132752A (ja) セラミツクス回路板の製法
JPH11186423A (ja) ハーメチックシールカバーおよびその製造方法
JPS61147967A (ja) ガーネツト体およびそれを金属部材にシールした結合体
JPH02501967A (ja) 半導体パッケージの成形可能な高強度リードフレームの製造方法
JPS62112051A (ja) 酸素センサ
JPS58182839A (ja) 半導体装置
JPH07153866A (ja) セラミック回路基板
JPH0629769A (ja) チップ型電子部品
JPS5926985A (ja) ガラスまたはセラミツクスと銅とのろう付け結合方法
JPS60145980A (ja) 金属被膜を有するセラミツクス焼結体およびその製造方法