KR970005705B1 - 반도체 케이징 - Google Patents

반도체 케이징 Download PDF

Info

Publication number
KR970005705B1
KR970005705B1 KR1019890700261A KR890700261A KR970005705B1 KR 970005705 B1 KR970005705 B1 KR 970005705B1 KR 1019890700261 A KR1019890700261 A KR 1019890700261A KR 890700261 A KR890700261 A KR 890700261A KR 970005705 B1 KR970005705 B1 KR 970005705B1
Authority
KR
South Korea
Prior art keywords
coating
semiconductor casing
metal
alloy
semiconductor
Prior art date
Application number
KR1019890700261A
Other languages
English (en)
Other versions
KR890702248A (ko
Inventor
씨. 체루커리 쎄트양
에이치. 버트 셸돈
Original Assignee
오린 코포레이션
부르스 이. 버딕
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오린 코포레이션, 부르스 이. 버딕 filed Critical 오린 코포레이션
Publication of KR890702248A publication Critical patent/KR890702248A/ko
Application granted granted Critical
Publication of KR970005705B1 publication Critical patent/KR970005705B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/057—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads being parallel to the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/10—Containers; Seals characterised by the material or arrangement of seals between parts, e.g. between cap and base of the container or between leads and walls of the container
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/142—Metallic substrates having insulating layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap

Landscapes

  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Other Surface Treatments For Metallic Materials (AREA)
  • Electroplating Methods And Accessories (AREA)
  • Lead Frames For Integrated Circuits (AREA)
  • Connections Arranged To Contact A Plurality Of Conductors (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Abstract

내용 없음.

Description

반도체 케이징
제1도는 종래 방법에 따라 구조된 클래드된 베이스 부재를 갖는 용접 밀봉된 반도체 장치의 단면도.
제2도는 본 발명에 따라 구조된 용접 밀봉된 반도체 장치의 단면도.
본 발명은 여러 분야에 적용할 수 있는 것으로서, 일반적으로 반도체 케이징에 관한 것이며 특히, 품질을 향상시킨 용접 밀봉된 반도체 케이징의 개량된 구조물에 관한 것이다.
전형적으로, 용접 밀봉된 반도체 케이징은 반도체 칩을 후에 부착시킬 수 있게끔 금속화된 부분이 제공된 쎄라믹 베이스 기판부재를 포함한다. 다음, 밀봉유리층은 베이스 부재의 주변에 페이스트로써 실크 스크린되었다. 그리고, 리드프래임이 유리상에 놓여져, 이결과 소조립품은 노를 통과하여 유리가 용융되어 리드프레임뿐만 아니라 베이스 부재에 부착되게 된다. 그후 칩은 기판상의 금속화된 부분에 부착된다. 마지막으로, 하부 표면상에 실크스크린된 밀봉유리를 갖는 상부 캡이 이위에 놓여지고 난후 조립체가 다시한번 가열되어 유리가 용융됨에 따라 단일 용접 유닛으로 패키지를 접합시킨다.
양호한 유리와 금속 합금 접합을 제공하는 것은 공지되어 있으며, 금속 표면상에 산화물층을 갖는 것이 바람직하다. 용접 밀봉 반도체 케이징을 형성하기 위한 기술뿐만 아니라 바람직한 산화 표면을 제공하는 합금으로는 미합중국 특허 제4,656,499호에 기술되어 있다. 이 합금은 포면상에 내화 산화물의 형성에 의해 제공된 산화물 형성 동역학에 따른 억제로 인해, 보통 사용되는 온도와 산화하에서 상당히 두꺼운 산화물층이 형성되지 않는다. 이 내화 산화물은 형성된 산화물의 양을 제한하는데 효과적이다.
강도, 열전도성등의 성질을 갖는 다른 구리합금이 반도체 패키지에 사용하기에 양호하나, 이것의 산화작용은 상당히 두꺼운 산화물 막을 형성시킨다. 이러한 형태의 합금은 구리합금 C7025이다. 이 합금뿐만 아니라 다른 바람직한 제료로 된 것이, 상술한 바람직한 산화물 코팅을 형성하는 합금을 갖는 클래드라면 만족한 유리 부착을 할 수 있다. 그러나, 이 클래딩은 다음과 같은 2가지의 단점을 가지고 있다. 첫째, 이것은 두께가 약 100미크론 정도로 비교적 두꺼우며 이러한 두께는 반도체 장치에서 베이스 기판부재로의 열전도성을 불량하게 한다. 둘째, 기판 모서리를 덮는 것이 어렵다. 이 둘째 문제는, 유리가 가열되었을때 하부 유리층이 흘러, 클래딩의 모서리 주변과 기판상에서, 유리와의 불량한 접합을 형성하게 된다. 이 기판을 덮는 유리는 쉽게 기판을 파괴하거나 또는 쪼개뜨려서 상부층에 크랙이나 간극을 형성시키게 된다. 이에 따라 리드프레임과 베이스 합금의 절연 분리를 발생시키거나, 용접 밀봉을 파괴시킬 가능성이 있다.
따라서, 본 발명의 목적은 기판과 리드프레임 사이에 비교적 얇은 코팅재료를 제공하는 것으로서, 이 재료는 적당한 표면 산화 특징으로 가지며 표면의 노출된 모서리를 통해 연장된다. 특히 귀중한 재료중 하나는 전기도금 니켈이며, 전기도금이나 또는 다른 방법이 가해진 재료도 사용될 수 있다.
본 발명의 수단 및 잇점 그리고 다른 목적을 첨부된 도면을 참고로하여 더욱 자세히 설명하겠다.
제1도는 상부 표면상에 비교적 두꺼운 클래딩(14)이된 베이스부재(12)를 갖는 종래 구조의 용접 밀봉된 반도체 장치(10)를 도시하였다. 클래딩(14)은 내화 산화물 상부표면(16)을 갖는다. 리드프레임(18)은 각 표면상의 내화 산화물층을 갖는 상부 및 하부 표면(20,22)을 갖는다. 제1융합된 유리층(24)은 리드프레임(28)을 클래딩(14)의 상부표면(16)에 부착시킨다. 베이스부재(12)의 표면상에 고정된 것은 컨덕터(28)에 의해 리드프레임(18)에 부착된 반도체(26)이다. 장치를 완성하는 것은 제2융합 유리층(34) 수단으로 리드프레임(18)과 제1융합 유리층(24)에 부착하기 위한 산화된 하부 표면(32)의 캡(30)이다.
리드프레임(18)이 제1유리층(24)의 융합에 의해서 베이스(12)에 부착되는 과정중에 이 유리층은 클래딩(14)의 측면을 넘어 흘러 베이스부재(12)의 측면에 접촉한다. 상술한 것으로 알 수 있듯이, 베이스부재(12)의 측면에 접촉하는 유리는 쪼개서 클래딩(14)과 리드프레임(18) 사이의 유리층(18)에 파괴나 크랙을 유발시키게 된다. 이에 따라 두부재의 절연 분리나 용접 밀봉을 파괴시킬 가능성이 있다.
제2도는 본 발명에 따라 구조된 제1도 장치(10)의 단면도이다. 제1도에 도시되었듯이, 비교적 두꺼운 클래딩 층(14)을 갖기 보다는 베이스부재(12)가 비교적 얇은 재료(40)로 코팅되었으며, 이것의 외부표면(42)은 제1유리층(24)에 부착시키기 위해 산화되었다. 코팅(40)의 두께는 베이스 부재(12)의 두께에 비례하지 않으며, 이 코팅은 제1도의 클래딩(14)보다 얇은 크기의 순서로 된다. 전형적으로 클래딩은 125 내지 2500미크론 범위이고, 도금된 재료는 수미크론 두께이다. 제2도로부터 알 수 있듯이, 공정중에 베이스 부재(12)의 상부 모서리를 통해 유리가 흘러 베이스 부재(12)가 리드프레임(18)에 부착되며 이러한 유리 흐름은 코팅재료의 산화된 표면과 접촉하여 여기에 부착되어 상기 제1도에 있어서의 쪼개짐과 같은 문제점을 방지하게 된다.
기판 베이스부재(12)상의 코팅(40)의 베이스부재를 전체적으로 덮은 것을 볼 수 있으며, 이것은 대부분의 적용 방법의 결과 유사한 구조몰을 이루며, 본 발명에 있어서는 베이스부재의 양측면과 상부만이 최소로 코팅되는 것이 필요하다.
사용되는 코팅(40)은 전기도금, 화학증착, 또는 스퍼터링등의 공지된 수단에 의해서 할 수 있으며, 몇몇 코팅 시스템이 이러한 수단에 의해 편리하게 사용될 수 있으나, 몇몇 다른 코팅 시스템의 경우 사용가능한 수단이 제한된다. 바람직한 코팅 시스템의 경우 베이스부재 재료의 상호 확산에 의해 베이스부재의 표면상에 코팅의 손실을 방지하기 위해 베이스부재(12)와 코팅(40)사이에 확산 장벽 코팅을 삽입시키는 것이 필요하다.
제한되도록 형성된 산화물 두께에 있어서의 임계온도 범위는 400℃ 내지 500℃ 이고 또한, 바람직한 산화특성은 600℃까지의 높은 온도에서 유지되는 것이 좋다. 이러한 온도범위내에서, 가장 낮은 온도 300℃와 1분의 최소시간시 산화물을 형성하는 최소두께는 50Å이 양호하다. 최대 온도(500℃ 또는 600℃)와 최대 노출시간(공기에서 30분)에서, 산화물 필름두께는 5000Å을 넘지 말아야 하며 가장 양호하게는 1000Å을 넘지 말아야 한다.
적당한 코팅을 제공하기 위해 사용되는 코팅 시스템의 예는 다음과 같다.
니켈 : 니켈 도금은 매우 유용하다는 것이 알려져 있으며 또한, 도금으로서 제공되며, 니켈코팅은 화학증착과 스퍼터링 등의 수단으로 할 수 있으며 더우기, 니켈코팅은 순수 니켈일 수도 있으며 니켈 합금일 수도 있다. 합금으로서 제공되었을때는, 이것은 바람직한 신화 특성이 제공되어야만 된다. 또다른 사용 가능한 합금으로는 주석, 크롬, 코발트, 구리와 같은 것을 함유한 니켈 합금을 들 수 있다.
코발트 : 코발트와 적합한 합금은 상술한 니켈의 대용으로써 사용될 수도 있다.
크롬 : 크롬과 크롬 합금도 코팅으로써 사용될 수 있다. 도금 코팅으로써 사용될때는 니켈의 언더코팅으로써, 이것과 체적 구리 합금 사이에 언더코팅으로써 사용하는 것이 바람직하다. 크롬은 취성을 갖기 때문에 매우 얇은 층으로 가해주는 것이 필요하다.
몰리브덴과 텅스텐 : 몰리브덴과 텅스텐은 크롬 대용으로 사용될 수 있다. 이런 금속과 이들 합금의 코팅을 제공하기 위한 가장 바람직한 수단은 스퍼터링과 화학 증착에 의한다.
주석 : 주석 산화물을 형성하는 주석도 역시 사용할 수 있다. 그러나, 전형적으로, 주석 코팅과 벌크(bulk) 구리합금 사이에 니켈 또는 코발트의 확산 장벽이 매우 바람직하다. 이 주석 코팅은 사용가능한 모든 주석이 산화물로 변환되었을 때 간섭 확산 장벽과 구리 합금 베이스의 상호 확산을 허용한 후 상기 설정된 제한보다 두껍지 않은 산화물층을 발생시키는 두께로 제한된다. 주석 금속은 남지 않아야 한다.
실리콘과 게르마늄 : 실리콘과 게르마늄은 코팅으로써 사용될 수 있으나 그러나, 이러한 재료들은 보통 도금방법으로는 도금되지 않으며 따라서, 스퍼터링과 화학증착이 이러한 원소와 이들의 합금을 코팅시키는 양호한 방법이다. 따라서, 화학증착이나 스퍼터링에 의해 얻어진 코팅의 두께는 상당히 얇고, 이러한 코팅과 구리 또는 구리 합금 베이스 사이에 확산 장벽의 사용인 니켈 또는 코발트가 특히 바람직하다.
티타늄, 지르코늄 그리고 하프늄 : 이러한 금속들과 이들의 합금은 사용될 수 있으며, 이들은 바람직한 산화 특성들을 갖는다. 구리와 구리합금 재료의 상호 확산은 매우 느리며, 이 금속들은 얇은 스퍼터링되거나 또는 화학 증착 코팅으로 사용될 수 있다. 벌크 구리 또는 구리 합금과의 상호 확산이 느리기 때문에 이러한 금속들과의 코팅은 다른 최종 코팅을 갖는 확산 장벽으로써 사용하기에 특히 적합하다.
알루미늄 : 알루미늄도 코팅으로써 사용할 수 있다. 알루미늄과 벌크 구리 합금 사이에서 적당한 장벽인 니켈 또는 코발트가 과도한 상호 확산을 방지하기 위해 필요하다.
니오브와 탄탈 : 이러한 금속들도 코팅으로써 사용할 수 있다. 또한 상기 여러 금속 합금 시스템의 벌크 구리 합금을 코팅하는, 바람직한 구리 합금 코팅은 구리-알루미늄 합금의 표면층을 발생시키기 위해 상호 확산에 의해 벌크 구리 합금상에 박층의 알루미늄을 증착에 의해 제위치의 벌크 구리 합금상에 형성할 수도 있다. 알루미늄 코팅의 두께와 이 예에서 사용되는 확산 과정은, 구리-알루미늄 금속간에 상호 확산후 취성을 일으키는 코팅된 재료 표면이나 또는 주변에 초과 알루미늄이 잔재하지 않도록 설정되어야 한다.
상술한 모든 시스템은 예로써 고려될 수 있으며, 표준 설정된 것을 충족시키는 또다른 코팅은 베이스재료의 표면에서 바람직한 산화 특성을 갖는 비교적 얇은 재료를 제공하기 위해 본 기술에 숙련된 자에 의해서 얻어질 수 있다.
한 경우에 있어서, 니켈은 약 3미크론 두께의 코팅을 제공하도록 종래의 방법을 사용해 전기도금된다. 이 두께는 적당한 산소 확산 장벽을 제공하는 것이 발견되었다. 이러한 두께는 2.05A/dm의 음극전류를 갖는 pH4와 49℃(120℉)의 상태에서 15.6㎖/ℓ(1갈론당 2온스) 니켈 염화물, 390.6㎖/ℓ(1갈론당 50온스) 니켈 설파메이트(Sulfamate)그리고, 39.06㎖/ℓ(1갈론당 5온스) 붕소산을 포함하는 설파메이트 전기 도금욕을 사용하여 얻을 수 있다.
이러한 방법들이 코팅을 형성하기 위해 사용되나 본 발명의 일부를 형성하지는 않는다. 여러 금속을 도금하는 기술로는 1981년 미합중국 파크리지의 노예스 데이타 코포레이션의 제이.아이.듀피 에디터의 최근의 전기도금 기술 향상에 기술되어 있다.
본 발명은 개량된 용접 밀봉 반도체 케이징에 제공함에 따라 상기 기술한 여러 목적, 수단 및 장점들을 만족시키며, 본 발명은 본 발명에 대한 공지의 기술을 가지고 있는 자라면 수정 변경 및 보완이 가능하다. 따라서 본 출원인은 첨부된 특허청구의 범위를 보호하고자 한다.

Claims (8)

  1. 전기부재(26)용 반도체 케이징에 있어서, 상기 전기부재(16)에 연결되며 제1 및 제2대향 표면(20,22)을 가지며, 이 제1 및 제2표면(20,22)의 각각은 제1의 얇은 접착 산화물층을 갖는 금속 또는 금속 합금 리드프레임과, 적어도 제1표면과 이것의 양측면상에 비교적 얇은 금속 또는 금속합금 코팅(40)을 가지며, 이 코팅은 외부 표면(42)상에 제2의 얇은 접착 산화물층을 갖고, 제1 및 제2대향 측면 사이에 양 측면을 가지는 금속 또는 금속 합금 베이스부재(12)와, 하부 표면(32)상에 제3의 얇은 접착 산화물 층을 갖는 금속 또는 금속 합금 캡부재(30)와, 상기 제1 및 제2의 얇은 접착 산화물층과 상기 제1 및 제3의 얇은 접착 산화물을 부착시키는 유리 또는 쎄라믹 합성물(24,34)을 구비하는 것을 특징으로 하는 반도체 케이징.
  2. 제1항에 있어서, 상기 코팅(40)은 니켈, 코발트, 크롬, 몰리브덴, 텅스텐, 티타늄, 지르코늄, 하프늄, 니오브, 탄탈, 상기 금속의 합금, 주석, 실리콘, 게르마늄 및 알루미늄으로 구성된 그룹에서 선택되는 것을 특징으로 하는 반도체 케이징.
  3. 제1항에 있어서, 상기 코팅(40)은 전기 도금으로 가하여지는 것을 특징으로 하는 반도체 케이징.
  4. 제1항에 있어서, 상기 코팅(40)은 화학적 증착으로 가하여지는 것을 특징으로 하는 반도체 케이징.
  5. 제1항에 있어서, 상기 코팅(40)은 스퍼터링으로 가하여지는 것을 특징으로 하는 반도체 케이징.
  6. 제1항에 있어서, 상기 코팅(40)은 전기도금으로 가하여진 약 3미크론 두께의 니켈인 것을 특징으로 하는 반도체 케이징.
  7. 제1항에 있어서, 상기 기판(12)은 구리 합금이고, 상기 코팅(40)은 구리-알루미늄 합금을 얻기 위해 상호 확산에 따라 상기기판(12)상에 알루미늄의 증착에 의해 제위치에 형성된 구리-알루미늄 합금인 것을 특징으로 하는 반도체 케이징.
  8. 제1항에 있어서, 상기 유리 또는 쎄라믹 합성물(24,34)은 상기 반도체 용접학적으로 밀봉하는 것을 특징으로 하는 반도체 케이징.
KR1019890700261A 1987-07-02 1988-06-27 반도체 케이징 KR970005705B1 (ko)

Applications Claiming Priority (5)

Application Number Priority Date Filing Date Title
US07/069,125 US4796083A (en) 1987-07-02 1987-07-02 Semiconductor casing
US69,125 1987-07-02
US069,125 1987-07-02
PCT/US1988/002089 WO1989000338A1 (en) 1987-07-02 1988-06-27 Semiconductor casing
USPUS88/02089 1988-06-27

Publications (2)

Publication Number Publication Date
KR890702248A KR890702248A (ko) 1989-12-23
KR970005705B1 true KR970005705B1 (ko) 1997-04-19

Family

ID=22086909

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019890700261A KR970005705B1 (ko) 1987-07-02 1988-06-27 반도체 케이징

Country Status (10)

Country Link
US (1) US4796083A (ko)
EP (1) EP0366711B1 (ko)
JP (1) JPH03500225A (ko)
KR (1) KR970005705B1 (ko)
AU (1) AU2084788A (ko)
DE (1) DE3882998T2 (ko)
MX (1) MX165936B (ko)
MY (1) MY103113A (ko)
PH (1) PH24236A (ko)
WO (1) WO1989000338A1 (ko)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4888449A (en) * 1988-01-04 1989-12-19 Olin Corporation Semiconductor package
US5043222A (en) * 1988-03-17 1991-08-27 Olin Corporation Metal sealing glass composite with matched coefficients of thermal expansion
JP2572823B2 (ja) * 1988-09-22 1997-01-16 日本碍子株式会社 セラミック接合体
US5155299A (en) * 1988-10-05 1992-10-13 Olin Corporation Aluminum alloy semiconductor packages
US5015803A (en) * 1989-05-31 1991-05-14 Olin Corporation Thermal performance package for integrated circuit chip
US5223746A (en) * 1989-06-14 1993-06-29 Hitachi, Ltd. Packaging structure for a solid-state imaging device with selectively aluminium coated leads
US5073521A (en) * 1989-11-15 1991-12-17 Olin Corporation Method for housing a tape-bonded electronic device and the package employed
US5043534A (en) * 1990-07-02 1991-08-27 Olin Corporation Metal electronic package having improved resistance to electromagnetic interference
JPH0831490B2 (ja) * 1991-03-21 1996-03-27 株式会社住友金属セラミックス ガラス封止型セラミックパッケージ
US5596231A (en) * 1991-08-05 1997-01-21 Asat, Limited High power dissipation plastic encapsulated package for integrated circuit die
US5284706A (en) * 1991-12-23 1994-02-08 Olin Corporation Sealing glass composite
US5315155A (en) * 1992-07-13 1994-05-24 Olin Corporation Electronic package with stress relief channel
TW238419B (ko) * 1992-08-21 1995-01-11 Olin Corp
US5650592A (en) * 1993-04-05 1997-07-22 Olin Corporation Graphite composites for electronic packaging
KR100279217B1 (ko) * 1994-04-13 2001-02-01 야마자끼 순페이 반도체 장치 형성 방법, 결정성 반도체 막 형성 방법, 박막 트랜지스터 형성 방법 및 반도체 장치 제조 방법
US6974763B1 (en) 1994-04-13 2005-12-13 Semiconductor Energy Laboratory Co., Ltd. Method of forming semiconductor device by crystallizing amorphous silicon and forming crystallization promoting material in the same chamber
WO1995031826A1 (en) * 1994-05-17 1995-11-23 Olin Corporation Electronic packages with improved electrical performance
US6060779A (en) * 1997-04-30 2000-05-09 Shinko Electric Industries, Co., Ltd. Resin sealed ceramic package and semiconductor device
US7446411B2 (en) * 2005-10-24 2008-11-04 Freescale Semiconductor, Inc. Semiconductor structure and method of assembly
WO2014085241A1 (en) * 2012-11-29 2014-06-05 Corning Incorporated Joining methods for bulk metallic glasses
WO2015029990A1 (ja) * 2013-08-30 2015-03-05 矢崎総業株式会社 電子部品と端子金具との接続構造

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3676292A (en) * 1970-10-07 1972-07-11 Olin Corp Composites of glass-ceramic-to-metal,seals and method of making same
US3726987A (en) * 1970-10-07 1973-04-10 Olin Corp Glass or ceramic-to-metal seals
US4149910A (en) * 1975-05-27 1979-04-17 Olin Corporation Glass or ceramic-to-metal composites or seals involving iron base alloys
JPS5586144A (en) * 1978-12-25 1980-06-28 Chiyou Lsi Gijutsu Kenkyu Kumiai Semiconductor device
US4491622A (en) * 1982-04-19 1985-01-01 Olin Corporation Composites of glass-ceramic to metal seals and method of making the same
US4570337A (en) * 1982-04-19 1986-02-18 Olin Corporation Method of assembling a chip carrier
US4656499A (en) * 1982-08-05 1987-04-07 Olin Corporation Hermetically sealed semiconductor casing
US4682414A (en) * 1982-08-30 1987-07-28 Olin Corporation Multi-layer circuitry
US4524238A (en) * 1982-12-29 1985-06-18 Olin Corporation Semiconductor packages
US4500605A (en) * 1983-02-17 1985-02-19 Olin Corporation Electrical component forming process
US4649083A (en) * 1983-02-17 1987-03-10 Olin Corporation Electrical component forming process
US4532222A (en) * 1983-03-21 1985-07-30 Olin Corporation Reinforced glass composites
US4572924A (en) * 1983-05-18 1986-02-25 Spectrum Ceramics, Inc. Electronic enclosures having metal parts
US4607276A (en) * 1984-03-08 1986-08-19 Olin Corporation Tape packages
US4577056A (en) * 1984-04-09 1986-03-18 Olin Corporation Hermetically sealed metal package
JPS6142156A (ja) * 1984-08-02 1986-02-28 Kyocera Corp ガラス封止形半導体パツケ−ジ
US4542259A (en) * 1984-09-19 1985-09-17 Olin Corporation High density packages
US4712161A (en) * 1985-03-25 1987-12-08 Olin Corporation Hybrid and multi-layer circuitry
US4704626A (en) * 1985-07-08 1987-11-03 Olin Corporation Graded sealing systems for semiconductor package
US4725333A (en) * 1985-12-20 1988-02-16 Olin Corporation Metal-glass laminate and process for producing same
JPH06142156A (ja) * 1992-10-31 1994-05-24 Miyaden:Kk 浴槽装置

Also Published As

Publication number Publication date
US4796083A (en) 1989-01-03
DE3882998D1 (de) 1993-09-09
EP0366711B1 (en) 1993-08-04
MX165936B (es) 1992-12-10
EP0366711A1 (en) 1990-05-09
EP0366711A4 (en) 1990-06-26
DE3882998T2 (de) 1994-03-31
AU2084788A (en) 1989-01-30
PH24236A (en) 1990-05-04
WO1989000338A1 (en) 1989-01-12
JPH03500225A (ja) 1991-01-17
KR890702248A (ko) 1989-12-23
MY103113A (en) 1993-04-30

Similar Documents

Publication Publication Date Title
KR970005705B1 (ko) 반도체 케이징
US4640436A (en) Hermetic sealing cover and a method of producing the same
US4761518A (en) Ceramic-glass-metal packaging for electronic components incorporating unique leadframe designs
EP0070435B1 (en) Semiconductor device comprising a semiconductor substrate bonded to a mounting means
WO1994003923A1 (en) Sealed conductive active alloy feedthroughs
EP0182128B1 (en) Bonding metal to ceramic like materials
US4590672A (en) Package for electronic device and method for producing same
KR970003456B1 (ko) 금속재료상의 솔더피막 형성방법
US4927475A (en) Process for joining metallic and ceramic materials
GB2103420A (en) Gold-plated package for semiconductor devices
JPS62113457A (ja) プラグイン型半導体パツケ−ジの製造方法
US3932227A (en) Electroformed hermetic glass-metal seal
US3664868A (en) Gold metallizing of refractory metals on ceramic substrates
US6384533B1 (en) Metal component and discharge lamp
US4765528A (en) Plating process for an electronic part
RU2818934C2 (ru) Способ металлизации термокомпенсирующей изолирующей подложки припоем AuSn для пайки полупроводниковых лазерных диодов
JPH11186423A (ja) ハーメチックシールカバーおよびその製造方法
US1999529A (en) Method of making hermetically sealed mirrors
JP2000164782A (ja) 鉛を含まない錫ベース半田皮膜を有する半導体装置およびその製造方法
US4759829A (en) Device header and method of making same
JPS6333175A (ja) 金属部材の接合方法
JPS63282648A (ja) 酸素センサの製造法
CA1242531A (en) Device header and method of making same
EP0039507A1 (en) A process of packaging a semiconductor and a packaging structure for containing semiconductive elements
JPS6092486A (ja) 銅製部品の銀ロウ付け方法

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
NORF Unpaid initial registration fee