KR950014117B1 - 반도체 다이부착 시스템 - Google Patents

반도체 다이부착 시스템 Download PDF

Info

Publication number
KR950014117B1
KR950014117B1 KR1019880700580A KR880700580A KR950014117B1 KR 950014117 B1 KR950014117 B1 KR 950014117B1 KR 1019880700580 A KR1019880700580 A KR 1019880700580A KR 880700580 A KR880700580 A KR 880700580A KR 950014117 B1 KR950014117 B1 KR 950014117B1
Authority
KR
South Korea
Prior art keywords
semiconductor die
substrate
silver
indium
lead
Prior art date
Application number
KR1019880700580A
Other languages
English (en)
Other versions
KR890700269A (ko
Inventor
씨. 휘스터 쥴리어스
씨. 체루커리 쎄트얌
마훌리카 니팍
이. 오' 도넬리 브라이언
Original Assignee
오린 코포레이션
폴 와인 스타인
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 오린 코포레이션, 폴 와인 스타인 filed Critical 오린 코포레이션
Publication of KR890700269A publication Critical patent/KR890700269A/ko
Application granted granted Critical
Publication of KR950014117B1 publication Critical patent/KR950014117B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L24/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/2612—Auxiliary members for layer connectors, e.g. spacers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29109—Indium [In] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/29111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/291—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
    • H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
    • H01L2224/29001—Core members of the layer connector
    • H01L2224/29099—Material
    • H01L2224/29198—Material with a principal constituent of the material being a combination of two or more materials in the form of a matrix with a filler, i.e. being a hybrid material, e.g. segmented structures, foams
    • H01L2224/29298—Fillers
    • H01L2224/29299—Base material
    • H01L2224/293—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/29338—Base material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/29339—Silver [Ag] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/83805—Soldering or alloying involving forming a eutectic alloy at the bonding interface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/8389—Bonding techniques using an inorganic non metallic glass type adhesive, e.g. solder glass
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0101—Neon [Ne]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01018—Argon [Ar]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01027—Cobalt [Co]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0103—Zinc [Zn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01042—Molybdenum [Mo]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01049—Indium [In]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/0105—Tin [Sn]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01051—Antimony [Sb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01075—Rhenium [Re]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01327—Intermediate phases, i.e. intermetallics compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0133—Ternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0134—Quaternary Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/06—Polymers
    • H01L2924/078—Adhesive characteristics other than chemical
    • H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/102—Material of the semiconductor or solid state bodies
    • H01L2924/1025—Semiconducting materials
    • H01L2924/10251—Elemental semiconductors, i.e. Group IV
    • H01L2924/10253—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/15165—Monolayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/156—Material
    • H01L2924/157—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

내용 없음.

Description

반도체 다이부착 시스템
제1도는 본 발명에 따른 땜납층을 갖는 기판과 은-유리질 접착물을 갖는 반도체 다이에 부착된 완충물 성분을 포함하는 반도체 다이부착 시스템을 도시한 도면.
제2도는 반도체 다이, 완충물 성분 및 기판상에 장벽층 및 산화저항층이 부착된 반도체 다이부착 시스텝을 도시한 도면.
제3도는 본 발명에 따라 반도체 다이부착 시스템을 부착하는 유리질 밀봉된, 반도체 패키지를 도시한 도면.
제4도는 땜납층으로 코팅된 완충물 성분을 부착하는 반도체 다이부착 시스템의 제2실시예를 도시한 도면.
제5도는 반도체 다이를 기판에 부착시키기 위해 땜납을 사용하는 반도체 다이부착 시스템의 제3실시예를 도시한 도면.
본 발명은 다방면에 적용되는, 특히 용접 밀폐 패키지용으로된 반도체 다이부착에 관한 것이며, 이것에 관하여 기술하겠다. 특히 금속완충 합성물은 열적 노출에 의해 발생한 열적 또는 기계적 응력을 일소시키기 위해 각기 기판과 반도체 다이사이에 은-유리 땜납으로 접합 설치되었다. 다른 실시에에서는 땜납으로 다이를 기판에 접합시켰다.
반도체 다이는 여러 금속접합 성분으로 용접 밀폐된 패키지에 부착되었다. 이러한 접합 성분들은 용접 밀폐된 패키지에 필요한 공정 온도에서 견딜 수 있도록 비교적 고온도에서 용융된다(400℃ 이상). 전형적인 접합 재료 및 기술은 싱거의 "다이접합 및 패케이징 밀봉재료 "(1983년 12월, semiconductor International)와 원더 등의 "다이접 합용 신금속 시스템 "(1982년, Proc, Tech, Program-Annu, Page 715-727)와 슈클라 등의 "고확실성 적용에서의 VLSI 다이-접합의 비평론 "(1985년 7월, solid state Technology) 등과 미합중국 특허 제3,593,412호에 기술되어 있다.
대표적 어셈블리 방법에 있어서, 반도체 다이 또는 집적회로는 접합성분을 함유하는 베이스부의 공동에 위치하였다. 이 베이스는 접합성분을 용융시키기 위해 열이 가해지고 베이스의 공동내에서 다이를 부착한다. 다음에 공동이 뚜껑으로 닫히고 베이스에 뚜껑을 밀봉하기 위해 열이 가해져 다이를 위해 용접 밀폐를 형성한다. 뚜껑 밀봉 온도는 대표적으로 약 400℃에서 450℃이며 이러한 방식은 미합중국 특허 제4,229,758호 및 4,487,638호에 기술되어 있다.
용접 밀폐된 반도체 페키지의 베이스 및 뚜껑이 구리합금인 금속으로 형성됐을때 보통 규소인 반도체 다이는 직접 금속기판에 접합된다. 성분들의 열팽창 계수(CTE)와 종래의 세라믹 패키지인 달리 사이의 낮은 부정합 정도와는 달리 규소와 금속기판의 열팽창 계수 사이에는 내부정합을 갖는다(즉 약 10.0μm/m/℃(100×10-7in/in/℃) 내지 약 13.0μm/m/℃(130×10-7in/in/℃)사이). 이와 대조적으로 알루미늄과 규소의 열팽창 계수간의 부정합은 단지 약 1.5μm/m/℃(15×10-7in/in/℃)정도이다.
CTE의 부정합은 대변형을 형성하고 열 싸이클링시에 열응력을 발생시킨다. 예를들면, 실리콘 다이가 종래의 금-2% 규소 밀봉금속인 금속기판에 부착되는 것은 약 400℃ 온도에서 진행되고, 다이가 기판에 부착되고 난후 상온으로 냉각된다. 매우 종종 열응력은 다이와 기판의 CTE에서의 대부정합에 의해 냉각시에 발생된다. 응력 및 변형은 반도체 다이를 기판의 계변에서 크랙 또는 분리를 일으킨다.
윌렘스의 미합중국 특허 제2,971,251호에는 반도체 장치의 열팽창 계수와 접합된 열팽창 계수를 갖는 캐리어 또는 지지판에 용접된 반도체 장치가 기술되어 있다. 이 판은 상기 판 및 반도체 장치의 열팽창 계수와 현저하게 틀린 열팽창 계수를 갖는 구리 냉각판에 용접될 수 있다. 캐리어판의 하부측면이 금도금되었다면 다른 납땜재료가 쓰여질 수 있으나 땜납은 은이다. 또한 캐리어판은 캐리어판과 규소칩 사이에 접합된 주석 땜납에 접합을 증진시키기 위해 이것의 상부면에 금으로된 박층을 갖는다.
본 발명의 제1실시에는 반도체 다이와 기판 사이에 열팽창 계수의 부정합을 보상하기 위해 중간 완충물을 갖는 기판에 칩을 접합시키는 특허와는 차이가 있다. 본 발명은 완충물과 기판사이 뿐만 아니라 반도체 다이와 완충물사이에서 사용되는 특별한 부착 재료를 기술하는 것을 포함한다. 더우기 장벽층과 산화 저항층은 산화, 표면상의 비접합 불순물, 금속간상의 취성형성, 땜납피로, 크립파괴 및 반도체 다이 하부의 확장공공 등의 인자들로부터 칩의 비접합을 방지하고 접합력을 증진시키기 위해 여러구성 성분상에 배치되어 있다.
주석함유 땜납을 사용하여 완충물을 기판과 다이에 접합시키는 것은 공지되었다. 주석함유 땜납은 적절하게 실시할 수 있으나 그러나, 금속간 화합물이 금의 면전에 형성되어 열 싸이클링 능력을 감소시키거나 또는 베이스와 다이의 접합을 감소시킬 수 있다.
본 발명은 부착된 반도체 다이를 갖는 기판의 열적 싸이클링으로 인한 응력을 견딜 수 있는 기판에 반도체 다이를 부착시키는 반도체 다이부착 시스템을 제공하는 것이다.
본 발명의 장점은 기술된 상기 장치의 하나 또는 그 이상의 제한점 및 단점을 제거하는 반도체 다이부착 시스템 및 시스템 부착방법을 제공하는 것이다.
본 발명의 다른 장점은 반도체 다이 및 기판사이에 형성된 열응력을 해소시킬 수 있는 반도체 다이부착 시스템 및 시스템 부착 방법을 제공하는 것이다.
본 발명의 또다른 장점은 반도체 다이부착 시스템 및 시스템 부착 방법에 있어서, 반도체 다이와 기판사이에 형성된 땜납층이 열응력을 해소시키기 위해 응력 이완통로를 제공하는 것이다.
본 발명의 또다른 장점은 땜납층을 갖는 기판과 밀봉 유리질을 갖는 반도체 다이에 부착된 완충물 성분을 포함하는 반도체 다이부착 시스템 및 시스템 부착 방법을 제공하는 것이다. 따라서, 비교적 고 CTE를 갖는 기판에 반도체 다이를 부착시키기 위한 반도체 다이부착 시스템 및 시스템 부착 방법이 제공되었다. 금속 완충물 성분은 기판과 다이의 열적 싸이클링에 의해 생성된 응력에 견디기 위해서 기판과 반도체 다이 사이에 설치되었다. 이 금속 완충물 성분은 땜납층을 갖는 기판에 양호하게 밀봉되었다. 땜납층은 기판 및 반도체 다이의 열적 싸이클링에서 생성된 응력을 해소시키기 위해 제공되었다. 산화저항층 및 장벽층은 접합력을 증진시키기 위해 기판 및 완충물 표면상에 설치될 수 있다. 완충물 성분은 은-유리질 접착물을 갖는 반도체 다이에 접합된다. 제2실시예에 있어서, 완충물 성분은 땜납으로 코팅되어 있다. 제3실시예에 있어서, 땜납은 기판에 반도체 다이를 부작하기 위한 완충물 성분이 없이 사용된다.
본 발명의 특징 및 개발을 첨부된 도면을 참고하여 기술하겠다.
반도체 다이(12)를 고 전도성 기판(14)에 부착하기 위한 반도체 다이부착 시스템(10)은 제1도에 도시되어 있다. 완충물 성분(16)은 기판 및 다이의 열 싸이클링에서 발생한 열응력을 견디기 위해 기판(14) 및 다이(12)사이에 부착되었다. 금-규소, 금-주석, 구리-인듐, 은-주석, 은-안티몬-주석, 납-인듐-주석,납-인듐-은-주석, 납-인듐-은 및 이들의 혼합으로 이루어진 그룹에서 양호하게 선택된 땜납층(18)은 기판(14) 및 반도체 다이(12)의 열 싸이클링에서 발생한 열응력을 해소하기 위해 완충물 성분을 기판에 부착하였다. 은-유리질 접착물(19)은 완충물 성분(16)을 반도체 다이(12)에 부착하였다.
본 발명은 기판 또는 베이스가 비교적 고 열팽창 계수(CTE)를 갖는 재료로 구성되어 있는 반도체 패키지를 형성하는 것을 나타내며 상기 열팽창 계수는 약 16.0μm/m/℃(160×10-7in/in/℃) 이상이다. 보통 기판에 부착되는 반도체 다이는 상당히 낮은 약 5.0μm/m/℃(50×10-7in/in/℃)의 열팽창 계수를 갖는다. 반도체 다이가 금-규소, 은-주석, 구리-인듐, 금-주석, 은-안티몬-주석 및 이들의 혼합으로 구성된 그룹에서 선택된 밀봉 또는 부착 재료를 갖는 기판에 부착되는 것은 공지되었다. 더우기, 이러한 재료는 완충물 성분을 반도체 다이와 기판에 부착시키기 위해 사용될 수 있다. 땜납은 야금학적으로 다이에 접합시킬때 상당한 제한점을 갖고 있다. 땜납은 은도금된 다이에 접합시킬 수 있다. 그러나 많은 다이들이 은도금된 후부를 갖고 있지 않다. 또한 만약 금도금이 충분히 두껍게 되었다면, 땜납은 금도금된 후부에 접합시킬 수있다. 궁극적으로, 땜납은 접착물이 없는 후부 다이에는 만족한 접합을 형성할 수 없다.
본 발명은 고 CTE을 갖는 기판(14)과 비교적 저 CTE을 갖는 반도체 다이(12)사이에 금속 또는 비금속 완충물 성분(16)을 설치하는 것이다. 완충물 성분(16)은 땜납층(18)을 갖는 기판(14)과 은-유리질 접착물(19)을 갖는 반도체 다이에 접합할 수 있다. 땜납층(18)은 다이(12)와 기판(14)의 노출에 의해 발생한 변형으로 인한 열응력을 해소하기 위해 제공된다. 이 변형은 반도체 패키지의 제조시에 반도체 다이(12)와 기판(14)의 온도가 상온으로 떨어질때 발생할 수 있다.
완충물 성분(16)은 열 싸이클링으로부터 이러한 응력을 견딜 수 있는 재료인 박 스트립으로 양호하게 형성되었다. 완충물 성분(16)은 기판(14)보다 반도체 다이에 더욱 잘 정합되는 양호한 열팽창 계수를 갖는다. 반도체 다이부착 시스템(15)이 냉각되기 시작하면, 열팽창 계수내의 부정합에 의해 발생한 변형은 열팽창 계수가 밀접하게 정합된 완충물 성분(16)과 반도체 다이(12)사이 대신에 완충물 성분(16)과 기판(14)사이에서 발생한다. 완충물 성분(16)과 기판(14)사이의 열팽창 계수내의 커다란 차이점은 제1잇점은 완충물 성분(16)과 기판(14)이 연성이고, 응력 및 변형을 견딜 수 있는 금속재료로 구성되었다는 것이다. 반도체 재료는 보통 매우 취성이고 어떤 특별한 변형을 견딜 수 없기 때문에 완충물 성분(16)과 반도체 다이(12)사이에 응력과 변형을 감소시키는 것이 중요하다. 사실, 취성 반도체 재료와 완충물 성분(16)사이의 어떤 응력은 반도체 재료의 크랙킹 또는 반도체 다이-기판 계면에서의 분리 등이 발생할 수 있다.
제1도에 있어서, 완충물 성분(16)은 양호하게 두께가 약 0.025mm에서 약 0.51mm(약 1에서 20mils)을 갖는 제어된 팽창 합금이 선택된다. 양호하게는, 완충물 성분(16)의 두께는 약 0.051mm에서 약 0.20mm(약 2에서 8mils)이다. 이것은 비교적 얇아서 반도체 다이(12)와 기판(14)사이에 열저항을 감소시켜서 완충물 성분(16)에 유익하다. 동시에, 완충물 성분(16)은 강성이기 때문에 휘지않고 열 싸이클링시에 변형을 방지한다. 비록, 완충물 성분(16)이 부착 또는 패키지 제조후에 냉각기간에 발생된 응력에 대해 변형될지라도, 이 변형은 적으며, 완충물 성분(16)을 갖는 계면에 크랙 또는 분리가 발생되지 않는한 반도체 다이의 실시에 큰 영향을 미치지는 않는다.
또한 완충물 성분(16)은 약 3.5μm/m/℃에서 약 100μm/m/℃(35×10-7in/in/℃에서 약 100×10-7in/in/℃)의 열팽창 계수를 갖는다. 양호하게는 약 4.0μm/m/℃에서 약 8.0μm/m/℃(40×10-7in/in/℃에서 약 80×10-7in/in/℃)의 열팽창 계수를 갖는다. 일반적으로, 완충물 성분(16)의 열팽창 계수는 반도체 다이(12)의 CTE와 비교적 비슷하다. 완충물 성분(16)은 텅스텐, 레늄, 몰리브덴과 이들로부터의 합금, 니겔-철 합금, 써메트와 쎄라믹으로 구성된 그룹에서 선택된 비교적 저 열팽창 계수를 갖는 재료로 구성될 수 있다. 특히 니켈 - 철 합금의 보통예는 42Ni-58Fe, 65Fe-36Ni, 54Fe-28Ni-18Co을 포함한다. 또한 상술하였듯이, 적절한 열팽창 계수의 필요에 부응하는 합금, 쎄라믹 또는 써메트의 금속으로 제조된 완충물 성분(16)을 형성하기 위한 것은 본 발명의 영역내에 있다.
다이부착 시스템(17)은 제1도와 유사하게 제2도에 도시되어 있으며, 산화저항층, 장벽층 및 중간층을 포함한다. 제1, 제 2 산화저항층(20,22)은 은-유리질 접착물(19')과 땜납층(18')의 밀봉강도를 증진하기 위해 완충물 성분(16')에 대향하여 설치할 수 있다. 완충물 성분(16')의 산화를 방지하기 위해, 각기 완충물 성분(16')과 표면(20,28)상에 제1,제2 장벽층(26,24)을 마련할 수 있다. 전도면을 통한 프라임 부호('),("),("')을 갖는 참고부호는 프라임되지 않은 참고부호와 동일한 성분을 나타낸다.
제1,제 장벽층(26,24)는 니켈, 코발트 및 이들로부터의 합금으로 구성된 그룹에서의 재료로 구성되며, 다음에 기술된 완충물 성분(16')와 제1,제2 산화저항층(20,22)사이에서의 상호 확산을 방지하는 적절한 금속 또는 합금으로 제조된 제1,제2 장벽층(26,24)을 형성하는 것은 본 발명의 영역내에 있다. 또한 제1,제2 장벽층(26,24)은 상술한 완충물 성분(16')에 제1,제2산화저항층(20,22)의 접합을 증진한다. 제1,제2 장벽층(26,24)은 두께가 약 1에서 10미크론인 전기도금인 종래의 수단으로 제공되었다. 양호하게는, 장벽층의 두께는 약 1,2에서 5미크론이다.
산화저항층(20,22)는 각기 장벽층(26,24)상에 양호하게 형성되었다. 산화저항층은 금, 은, 팔라듐, 백금 및 이들의 합금으로 구성된 그룹에서 선택된 재료로 형성된다.
재료들은 수행되는 고 밀봉온도에서의 산화를 저항하는 능력으로 인해 선택된다. 이것들은 약1에서 10미크론 두께로 제1,제2 장벽층(26,24)상에 도금된다. 양호하게는, 산화저항층의 두께는 약 1,2에서 5미크론이다. 중간장벽층을 제외한 완충물 성분(16')상에 산화저항층(20,22)을 도금하는 것도 본 발명의 영역내에 있다.
제1,제2 중간층(25,27)은 각기 제1,제2 산화저항층(20,22)과 제1,제2 장벽층(26,24)사이에 설치될 수 있다. 각 제1,제2 중간충(25,27)은 양호하게 상승된 온도에서 산화저항층을 통해 장벽층 안으로의 산소의 확산을 방지하기 위해 금을 플래싱시켜 형성되었다. 산소 확산은 장벽 및 산화저항층의 접합을 감소시키는 장벽층 재료에 산화물을 형성할 수 있다. 금 플래싱은 양호하게는 약 1에서 2미크론의 두께이다.
기판(14')은 합금, 쎄라믹 써메트의 금속으로 구성된 그룹에서 선택된 고 열팽창 계수 재료로 형성될 수있다. 기판재료는 약 14.0μm/m/℃(약 140×10-7in/in/℃) 이상의 열팽창 계수를 갖는다. 양호하게는 약16.0μm/m/℃(약160×10-7in/in/℃)이상이다. 완충물 성분(16')과 같이, 이것은 기판(14') 표면(34)상에 제3 장벽층(32)을 형성할 수 있다. 또한 제3 산화저항층(36)은 장벽층(32)상에 형성될 수도 있다. 필요하다면, 제3중간층(35)은 장벽층(32)과 산화저항층(36)사이에 설치될 수도 있다. 제3중간층은 제1,제2중간층(25,27)과 동일한 기능을 하는 금 플래싱일 수도 있다.
기판(14')과 완충물 성분(16')사이에 설치된 땜납층(18')은 완충물 성분(16')과 기판(14')의 열팽창 계수의 부정합에 의해 발생된 응력 및 변형에 적용하기 위해 비교적 저응력에서 비교적 부드럽게 변형한다. 또한 땜납층(18')은 고 열팽창 계수의 기판(14')에서 완충물 성분(16')과 다이(12')를 먼데에 두기 때문에 다이(12')와 기판(14')사이의 열팽창 계수에서의 부정합의 영향을 줄여준다. 땜납층(18')은 금-규소, 금-주석, 은-주석, 은-안티몬-주석, 납-인듐-주석, 납-인듐-은 및 이들의 혼합으로 구성된 그룹에서 선택된다. 땜납층(18')은 양호하게 약 15에서 95중량 퍼센트의 납 약 1에서 80중량 퍼센트의 인듐 및 나머지는 은으로 구성된 양호한 납-인듐-은 땜납이다. 양호하게는 납-인듐-은 땜납은 약 85에서 94중량 퍼센트의 납, 약 1에서 5중량 퍼센트의 인듐, 나머지는 은을 구비한다. 땝납층(18') 특히, 납-인듐-은 땜납은 저흐름 응력 즉,"소프트"를 갖는다. 예를들면, 92,86납-4.76인듐-2.38땜납은 약 31.4MPa(약 320543g/cm2(약4560pi))의 흐름응력을 갖는다. 이것은 약 300MPa(약 3059095g/cm2(약 43,500psi))의 흐름응력을 갖는 금-2% 규소 땜납과 비교된다. 저흐름 응력을 갖는 땜납은 더욱 유연하고, 다이(12')와 기판(14')사이에 열팽창 계수의 부정합에 의해 발생한 응력을 완화시킬 수 있다. 사용되는 다른 땜납은 92.5납-5인듐-2.58은으로 구성된다. 주석을 함유하는 땜납은 금을 갖지 않는 분위기에서 더욱 효과적이라는 것이 발견됐다.
은-유리질 접착물(19')은 완충물 성분(16')에 반도체 다이(12')을 밀봉한다. 적절한 은-유리질 접착물(19')은 아미콘-에이 그레이스 컴페니에 의해 제조된 은-유리질 전도재료인 아미콘 계열의 하나일 수 있다. 다른 실시 가능한 적절한, 은-유리질 접착물은 죤슨 매테이 인코포레이티드에 의해 제조된 은-유리질 전도재료의 하나이다. 은-유리질 접착물(19')은 결합제, 유리질, 은 입자 및 용제를 포함한다. 은-유리질 접착물(19')을 사용하기 위해, 풀로 바르듯이 완충물 성분(16')의 표면상에 먼저 뿌린다. 반도체 다이(12')는 유리질 커버된 완충물 성분 표면에 놓여진다. 그리고, 이 시스템은 은-유리질 접착물(19')을 완충물 성분(16')과 반도체 다이(12')에 접착하기 위해 약하거나 또는 빈약한 결합이 이 단계에서 형성된다. 다음에 유리질은 반도체 다이(12')와 완충물 성분(16')사이에 은-유리질 접착을 유리질 용융, 흐름, 웨팅 100% 무기질의 형성을 제공하기 위해 적절한 시간동안 약 420℃의 온도에서 소생된다. 특정시간 및 소성 온도는 특히 은-유리질 시스템이 사용되는 반도체 다이의 크기에 의존한다.
반도체 다이(12')는 규소, 갈륨비소, 규소탄화물 및 이들의 결합으로 구성된 그룹에서 선택된 재료로 형성된다. 은-유리질 접착물(19')은 두꺼운 산화물층의 존재로 인해 접착물이 없는 반도체 다이와 우세한 접합을 형성하는 것이 발견됐다. 그러나, 많은 경우에 있어서 반도체 다이는 완충물 성분(16')상에 산화저항층(26,28)을 형성하도록 사용되는 재료에서 선택된 산화저항층(38)으로 제조되었다. 덧붙여서, 장벽층(40)은 적절하게 반도체 다이(12')와 산화저항층(38)사이에 설치될 수 있다. 은-유리질 접착물(19')은 금 또는 은과 같은 산화저항층에 효과적으로 접착시킬 수 있는 것이 발견됐다. 산화저항층(38) 및 장벽층(40)을 갖거나 갖지않는 반도체 다이(12')를 사용하는 것은 본 발명의 영역내에 있다.
본 발명을 더욱 잘 이해하기 위해서, 반도체 다이(12)가 완충물 성분(16) 및 기판(14)에 부착된 것이 제1도 및 3도에 도시되어 있다. 양호하게는 납-인듐-은 땜납으로 예비형성된 땜납층(18)은 기판(14)의 홈(42)에 설치되었다. 그리고, 완충물 성분(16)은 땜납층(18)의 상부에 적층되었다. 그리고 기판(14)은 뜨거운 스테이지상에 놓여서 적어도 땜납이 용융점 또는 거기에서 약 100℃까지 초과하는 온도에서 가열된다. 이 가열은 예를들면 산화방지를 위해 질소, 아르곤, 성형가스, 질소-4% 수소 및 네온의 비활성 분위기에서 실시된다. 완충물 성분(16)은 완충물 성분(16), 땜납층(18) 및 기판(14)사이에 긴밀한 접촉을 향상시키고, 땜납층을 평평하게 하고, 산화물 막을 깨뜨리기 위해 용융 땜납층(18)에 대해 문질러지는 것이 양호하다. 그리고 기판(14), 땜납층(18) 및 완충물 성분(16)의 결합은 상온으로 냉각되고, 다음에 은-유리질 접착물(19)층은 완충물 성분(16)의 표면상에 설치된다. 다음에 기판(14), 완충물 성분(16), 반도체 다이(12) 및 은-유리질 접착물(19)은 용제와 접착물의 결합제의 휘발성을 제거하도록 가열시킨다. 동시에 유리질은 반도체 다이(12) 및 완충물 성분(16)사이에 약하거나 보잘것 없는 결합을 형성하기 위해 합체된다. 마지막으로 기판 및 반도체 다이(12)를 포함하는 전체 반도체 다이부착 시스템(15)은 반도체 다이(12) 및 완충물 성분(16)사이에 은-유리질 무기질 접착형성과 유지링 용융, 흐름, 웨팅의 온도에서 소성된다.
비록 반도체 패키지(56) 구성 방법이 반도체 다이부착 시스템(15)을 참고로 하여 기술되었으나, 반도체 다이부착 시스템(17)을 치환하는 것은 본 발명의 영역내에 있다. 더우기, 반도체 다이부착 시스템(17)의 적용에 있어서, 산화저항층, 중간층 또는 장벽층의 어느것도 적절하게 사용될 수 있다.
이 과정에서, 반도체 패키지(56)가 완성된다. 첫째로, 납-붕산염, 납-아연-붕산염, 납-붕소규산 및 납-아연-붕산염으로 혼합되어 구성된 그룹에서 선택된 하나의 예비형성된 밀봉 유리질이 기판(14)상에 설치될 수 있다. 그리고 리드프레임(46)은 유리질(44)상에 놓여진다. 기판(l4), 유리질(44) 및 리드프레임(46)은 유리질(44)을 용융하고 리드프레임(46)을 유리질내로 가라앉히도록 가열된다. 필요하다면, 유리질 접작물(19)의 가열은 이 과정에서 병합실시할 수 있다. 냉각후에, 반도체 다이(12)는 와이어(48)로 와이어 접착을 하는 종래의 기술에 의해 리드프레임(46)의 양단부에 전기적으로 연결된다. 유리질(50)의 예비형성은 유리질(44)과 동입하고 예비형성후에 리드프레임(46)의 표면(52)상에 설치될 수 있다. 그리고 캡 또는뚜껑(54)이 유리질(50)상에 적층되어 반도체 패키지(56)는 유리질(50)을 용융하고 반도체 패키지(56)의 구내(58)안의 반도체 다이(12)를 용접 밀폐하기 위해 가열된다.
비록 본 발명이 기판(14)과 완충물 성분(16)사이에 땜납층(18)을 구비하는 것이 양호하더라도 땜납층(18)을 제거하는 것과 완충물 성분(16)을 직접기판(14)에 점용시키는 것도 본 발명의 영역내에 있다. 이것은 기판(14)에 직접 완충물 성분(16)을 부작시키기 위해 고용체 확산에 이를때까지 충분한 용융정도를 얻기위해 필요한 시간동안 가열 및 압력을 가하여 얻을 수 있다. 이것은 완충물 성분과 기판사이에 산화저항 또는 장벽층없이 얻을 수 있다. 이 영역이 실시예는 제1도에서 설명된 것과 유사하나 땜납층(18)이 없다.
다른 실시예에 있어서, 제4도에 도시되었듯이, 반도체 다이부착 시스템(60)은 완충물 성분(16'')의 구조에 있어서 제2도에서 도시된 반도체 다이부착 시스템(17)과 틀리다. 완충물 성분(16'')은 용융도금인 종래 기술에 의해 양호한 납-인듐-은 땜납인 땜납층(18'')으로 덮혀져 있다. 도금방법은 완충물 성분의 세척후에 즉시 실시되기 때문에 산화저항층과 장벽층은 제거된다. 완충물 성분(16'')은 기판(14'')에 직접 부작된다. 상술하였듯이, 기판(14'')은, 필요하다면 제 3 장벽층(32''), 제 3 산화저항층(36''), 제 3 중간층(35'')을 포함한다. 또한 땜납층(18'')은 은-유리질 접착물(19'')에 부착되었다. 결합력은 은-유리질 접착물(19'')과 땜납층(18")이 은 성분을 함유했을때 증가된다.
반도체 다이(12")를 기판(14")에 부착하는 방법은 제4도에서 도시되었듯이, 첫째로 양호하게 납-인듐-은 땜납층(18")을 갖는 기판(16")은 제3장벽층(32''), 제3중간층(35") 및 제3산화저항층(36")을 갖는 기판(14'')상에 설치되었다. 기판(14")상의 약간 또는 전부의 층은 적절하게 삭제될 수 있다. 적층된 기판(14") 및 완충물 성분(16")은 땜납이 용융되는 온도까지 고온에서 가열되어 상온으로 냉각되어 기판(14")의 표면위로 완충물 성분(16'')을 접합한다. 그리고, 은-유리질 접착물(19")층은 풀형태로 완충물 성분(16")의 표면상에 뿌려진다. 필요하다면, 산화저항층(38") 및 장벽층(40")을 갖는 반도체 다이(12")는 은-유리질 접착물(19'')상에 적층된다. 그리고 이 반도체 다이는 휘발성을 제거하고, 은 유리질 접착물(19")을 합체하고, 반도체 다이(12")와 땜납 코팅된 완충물 성분(16")의 표면에 약하거나 보잘것 없는 결합을 형성하기 위해 필요한 온도까지 가열된다. 기판(14'), 완충물 성분(16"), 은-유리질 접착물(19") 및 반도체 다이(12")를 포함하는 반도체 다이부착 시스템(60)은 은-유리질 접착물(19")을 용융하기 위해 필요한 시간동안 용융 온도에서 가열된다. 그리고, 이 반도체 다이부착 시스템(60)이 냉각되어 반도체 다이는 완충물 성분(16")에 붙는다. 반도체 다이부착 시스템(l5,17)과 같은 반도체 다이부착 시스템(60)은 제3도에서 도시되었듯이 반도체 패키지에 부합된다. 유리질 접착물의 가열은 반도체 패키지를 밀봉할때 사용하는 유리질의 용융과 부합된다.
다른 실시예에 있어서, 제5도에서 도시되었듯이, 반도체 다이부착 시스템(70)은 기판(14"'), 땜납층(18"') 및 반도체 다이(12"')을 구비한다. 양호하게 반도체 다이(12"')는 땜납층(18"')에 접합된 표면상에 산화 저항 코팅을 갖는다. 이 코팅은 금 또는 은 재료로 선택될 수 있다. 상술한 실시예의 완충물 성분은 제거되고 반도체 다이(12"')는 오직 땜납층(18"')으로만 기판(14"')에 접합된다. 만약 열쇼크 테스팅을 견딜 수 있을만큼 땜납층이 충분히 유연하다면, 열 싸이클링시에 발생한 열응력을 충분히 해소시킬 수 있다. 땜납층(18")은 납-인듐-은, 납-인듐-은 주석 및 이들의 혼합으로 구성된 그룹에서 선택된다. 땜납은 약15에서 약 94중량% 납, 약 1에서 80중량% 인듐 및 나머지는 은을 구비하는 양호한 납-인듐-은이다. 더욱 양호하게는 납-인듐-은 땜납은 약 85에서 94중량% 납, 약 1에서 5중량% 인듐 및 나머지는 은을 구비한다. 땜납층(18")의 중요한 특징은 흐름 저항이 낮고, 반도체 다이(12")와 기판(14")의 열팽창 계수사이에 부정합에 의해 발생한 응력을 완화할 수 있다. 양호하게 땜납층(18'')은 0.025mm에서 약 0.38mm(약 1에서 15mils)의 두께를 갖는다. 약 92.86pb-7.6ln-2.3Ag으로 구성된 땜납은 약 31.4MPa(약 320543g/cm2(약 4560Psi))의 흐름 응력을 갖는다. 이 땜납은 특히 금 백킹(backing)을 갖는 반도체 다이(12'') 분위기에서 사용된다. 납-인듐-은 땜납은 반도체 다이부착 시스템(70)의 열 싸이클링을 감소시키거나 또는 기판(14")과 반도체 다이(12")의 접착을 낮추기 위해 금에 직면하여 다량의 금속간 화합물을 형성하지 않는다.
본 기술된 특허 및 공보는 여기에서 참고로서 전체를 통합하려 한다.
상기 기술한 목적, 수단 및 잇점을 충분히 만족하는 반도체 다이부착 시스템 및 시스템 사용방법은 본 발명에 따라 제공된 것이 명백하다. 본 발명은 실시예들과 조합하여 기술된 반면, 상기 기술의 본야에서 숙련된 사람들에 의해 수정, 변경, 변화할 수 있는 것이 명백하다. 따라서 첨부된 특허범위의 정신과 광범위한 영역에서의 이러한 수정, 변경, 변화를 보호하려 한다.

Claims (46)

  1. 기판(14)에 반도체 다이(12)를 부착하는 반도체 다이부착 시스템(10)에 있어서, 기판(14)과, 반도체다이(12)와, 상기 기판과 반도체 다이의 열 싸이클링으로부터 발생된 열응력을 견디기 위해 상기 기판(14)과 상기 반도체 다이(12)사이에 접합 설치된 완충물 성분(16)과, 상기 기판(14)에 상기 완충물 성분(16)을 접합하는 땜납층(18)과 상기 기판과 상기 반도체 다이의 열 싸이클링으로부터 발생된 열응력을 해소시키는 상기 땜납층은 금-규소, 금-주석, 은-주석, 구리-인듐, 은-안티몬-주석, 납-인듐-주석, 납-인듐-은, 납-인듐-은-주석 및 이들의 혼합으로 구성된 그룹에서 선택되고, 상기 반도체 다이(12)에 상기 완충물 성분(16)을 접합하는 은-유리질 접착물(19)을 구비하는 것을 특징으로 하는 반도체 다이부착 시스템.
  2. 제1항에 있어서, 상기 땜납층(18)은 납-인듐-은이고, 상기 납-인듐-은 땜납층은 약 15 내지 95중량% 납, 약 1 내지 80중량% 인듐 및 나머지는 은을 구비하는 것을 특징으로 하는 반도체 다이부착 시스템.
  3. 제2항에 있어서, 상기 납-인듐-은 땜납층(18)은 약 85 내지 94중량% 납, 약 1 내지 5중량% 인듐 및 나머지는 은을 구비하는 것을 특징으로 하는 반도체 다이부착 시스템.
  4. 제2항에 있어서, 상기 완충물 성분(16')의 대향 접합표면상에 설치된 제1,제2산화저항층(20,22)은 금, 은, 팔라듐, 백금 및 이들의 합금으로 구성된 그룹에서 선택되는 것을 특징으로 하는 반도체 다이부착 시스템.
  5. 제4항에 있어서, 각기 상기 제1,제2산화저항층(20,22)과 상기 완충물 성분(16')사이에 설치된 제1,제 2 장벽층(26,24)은 니켈, 코발트 및 이들의 합금으로 구성된 그룹에서 선택되는 것을 특징으로 하는 반도체 다이부착 시스템.
  6. 제5항에 있어서, 상기 제1,제2장벽층(26,24)의 산화를 방지하기 위한 제1,제2중간층(25,27)은 금 플래싱으로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  7. 제5항에 있어서, 상기 기판(14')은 기판에 부착한 납-인듐-은 땜납층(18')을 갖는 표면(34)상에 제 3 산화저항층(36)을 갖고, 상기 제 3 산화저항층은 금, 은, 팔라듐, 백금 및 이들의 합금으로 구성된 그룹에서 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  8. 제7항에 있어서, 상기 제3산화저항층(36)과 상기 기판(14')사이의 제3장벽층(32)은 니켈, 코발트 및 이들의 합금으로 구성된 그룹에서 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  9. 제8항에 있어서, 상기 제3장벽층(32)과 상기 제3산화저항층(36)사이에 설치된 제3중간층(35)은 상기 제3장벽층의 산화를 저항시키고 금 플래싱으로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  10. 제8항에 있어서, 상기 완충물 성분(16')은 약 3.5μm/m/℃ 내지 10.0μm/m/℃(약 35×10-7내지100×10-7in/in/℃)의 열팽창 계수를 갖으며 텅스텐, 레늄, 몰리브덴 및 이들의 합금과 니켈-철 합금, 쎄라믹, 써메트로 구성된 그룹에서 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  11. 제10항에 있어서, 상기 기판(14')은 약 14.0μm/m/℃(약 140×10-7in/in/℃) 이상의 열팽창 계수를 갖으며 금속, 합금, 쎄라믹 및 써메트로 구성된 그룹에서 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  12. 제11항에 있어서, 캡(54)과, 상기 기판(14)과 상기 캡사이에 설치된 리드프레임(46)과, 상기 캡에 상기 리드프레임을 접합하는 밀봉 유리질(44,50)과, 용접 밀폐된 패키지(56)을 형성하는 기판을 구비하는 것을 특징으로 하는 반도체 다이부착 시스템.
  13. 기판(14)에 반도체 다이(12)를 부착하는 방법에 있어서, 기판(14)과, 반도체 다이(12)와, 완충물 성분(16)을 제공하고, 상기 기판과 상기 반도체 다이의 열 싸이클링으로부터 발생된 열응력을 견디기 위해 상기 기판(14)과 상기 반도체 다이(12)사이에 상기 완충물 성분(16)을 설치하고, 상기 기판과 다이의 열 싸이클링으로부터 발생된 열응력을 해소하기 위해 금-규소, 금-주석, 은-주석, 은-안티몬-주석, 납-인듐-주석, 구리-인듐, 납-인듐-은, 납-인듐-은-주석 및 이들의 혼합으로 구성된 그룹에서 선택되어 상기 기판(14)과 상기 반도체 다이(12)사이에 상기 완충물 성분(16)을 설치하고, 기판에 완충물 성분을 접합시키기 위해 완충물 성분(16)과 기판(14)을 가열하고, 기판(14)에 접합된 반도체 다이(12)와 상기 완충물 성분(16)사이에 은-유리질 접착물(19)을 설치하고, 은 유리질 접착물을 용융시키고 반도체 다이에 완충물 성분을 접합시키기 위해 은-유리질 접착물(19)과 반도체 다이(12)와 완충물 성분(16)을 가열하는 것을 특징으로 하는 반도체 다이부착 방법.
  14. 제13항에 있어서, 약 15 내지 95중량% 납, 약 1 내지 80중량% 인듐 및 나머지는 은을 구비하는 상기 납-인듐-은 땜납층(18)을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  15. 제13항에 있어서, 약 85 내지 94중량% 납, 약 1 내지 5중량% 인듐 및 나머지는 은인 납-인듐-은 땜납층(18)을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  16. 제14항에 있어서, 상기 완충물 성분(16')의 대향표면(28,30)상에 제1, 제 2산화저항층(20,22)을 배열하고, 금, 은, 팔라듐, 백금 및 이들의 합금으로 구성된 그룹에서 상기 제1,제2산화저항층을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  17. 제16항에 있어서, 각기 제1,제2산화저항층(20,22)과 상기 완충물 성분(16')사이에 제1,제2장벽층(26,24)을 설치하고, 니켈, 코발트 및 이들의 합금으로 구성된 그룹에서 제1,제2장벽층을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  18. 제17항에 있어서, 상기 제1,제2장벽층(26,24)의 산화를 저항하기 위해 금 플래싱으로 형성된 제1,제2중간층(25,27)을 설치하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  19. 제18항에 있어서, 기판에 접합된 납-인듐-은 땜납층을 갖는 상기 기판(14')의 표면(34)상에 금, 은, 팔라듐, 백금 및 이들의 합금으로 구성된 그룹에서 선택된 재료로 형성된 제3산화저항층(36)을 설치하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  20. 제19항에 있어서, 상기 기판(14')과 상기 제3산화저항층(36)사이에 니켈, 코발트 및 이들의 합금으로 구성된 그룹에서 선택된 제3장벽층(32)을 제공하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  21. 제20항에 있어서, 상기 제3장벽층(32)과 상기 제3산화저항층(36)사이에 상기 제3장벽층의 산화를 저항하고 금 플래싱으로 형성된 제3중간층(35)을 설치하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  22. 제21항에 있어서, 약 3.5μm/m/℃ 내지 10.0μm/m/℃(약 35×10-7내지 100×10-7in/in/℃)의 열팽창 계수를 갖고, 텅스텐, 레늄, 몰리브덴 및 이들의 합금과 니켈-철 합금, 쎄라믹 써메트로 구성된 그룹에서 상기 완충물 성분(16')을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  23. 제22항에 있어서, 약 14.0μm/m/℃(약 140×10-7in/in/℃) 이상의 열팽창 계수를 갖고 금속, 합금, 쎄라믹 및 써메트로 구성된 그룹에서 상기 기판(14')을 선택하는 과정을 구비하는 것을 특정으로 하는 반도체 다이부착 방법.
  24. 제13항의 방법에 따라 생산된 반도체 다이부착 시스템(17).
  25. 기판(14")에 반도체 다이(12")를 부착하는 반도체 다이부착 시스템(60)에 있어서, 기판(14'')과, 반도체 다이(12")와, 상기 기판과 반도체 다이의 열 싸이클링으로부터 발생된 열응력을 견디기 위해 상기 기판(14")과 상기 반도체 다이(12")사이에 접합 설치된 완충물 성분(16")과, 상기 완충물 성분은 땜납층(18'')을 갖고, 상기 기판과 상기 반도체 다이의 열 싸이클링으로부터 발생된 열응력을 해소시키는 상기 땜납층은 금-규소, 금-주석, 은-주석, 구리-인듐, 은-안티몬-주석, 납-인듐-주석, 납-인듐-은, 납-인듐-은-주석 및 이들의 혼합으로 구성된 그룹에서 선택되고, 상기 반도체 다이(12")에 상기 완충물 성분(16)을 접합하는 은-유리질 접착물(19'')을 구비하는 것을 특징으로 하는 반도체 다이부착 시스템.
  26. 제25항에 있어서, 상기 땜납층(18'')은 납-인듐-은이고, 상기 납-인듐-은 땜납층은 약 15 내지 95중량% 납, 약 1 내지 80중량% 인듐 및 나머지는 은을 구비하는 것을 특징으로 하는 반도체 다이부착 시스템.
  27. 제26항에 있어서, 상기 납-인듐-은 땜납층(18'')은 약 10 내지 90중량% 납, 약 10 내지 20중량% 인듐 및 나머지는 은을 구비하는 것을 특징으로 하는 반도체 다이부착 시스템.
  28. 제26항에 있어서, 상기 기판(14'')은 기판에 부착한 납-인듐-은 땜납층(18'')을 갖는 표면(34")상에 제3산화저항층(36'')을 갖고, 상기 제3산화저항층은 금, 은, 팔라듐, 백금 및 이들의 합금으로 구성된 그룹에서 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  29. 제28항에 있어서, 상기 제3산화저항층(36'')과 상기 기판(14")사이의 제3장벽층(32")은 니켈, 코발트 및 이들의 합금으로 구성된 그룹에서 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  30. 제29항에 있어서, 상기 제 3 장벽층(32'')가 상기 제 3산화저항층(36")사이에 설치된 제 3중간층(35")은 상기 제3장벽층의 산화를 저항시키고 금 플래싱으로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  31. 제29항에 있어서, 상기 완충물 성분(16")은 약 3.5μm/m/℃ 내지 10.0μm/m/℃(약 35×10-7내지100×10-7in/in/℃)의 열팽창 계수를 갖으며 텅스텐, 레늄, 몰리브덴 및 이들의 합금과 니켈-철 합금, 쎄라믹 써메트로 구성된 그룹에서 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  32. 제31항에 있어서, 상기 기판(14")은 약 14.0μm/m/℃(약 140×10-7in/in/℃) 이상의 열팽창 계수를 갖으며 금속, 합금, 쎄라믹 및 써메트로 구성된 그룹에서 선택된 재료로 형성된 것을 특징으로 하는 반도체 다이부착 시스템.
  33. 제32항에 있어서, 캡(54)과, 상기 기판(14)과 상기 캡(54)사이에 설치된 리드프래임(46)과, 상기 캡에 상기 리드프레임을 접합하는 밀봉 유리질(44,50)과, 용접 밀폐된 패키지(56)을 형성하는 기판을 구비하는 것을 특징으로 하는 반도체 다이부착 시스템.
  34. 기판(14")에 반도체 다이(12")를 부착하는 방법에 있어서, 기판(14'')과, 반도체 다이(12'')와, 금-규소, 금-주석, 은-주석, 은-안티몬-주석, 납-인듐-주석, 구리-인듐, 납-인듐-은, 납-인듐-은-주석 및 이들의 혼합으로 구성된 그룹에서 선택된 땜납층(18")을 갖는 완충물 성분(16'')을 제공하고, 상기 기판(14")상에 상기 완충물 성분(16")을 설치하고, 적어도 상기 땜납층의 용융저까지 상기 완충물 성분(16'')및 기판(14") 어셈블리를 가열하고, 기판에 완충물 성분을 접합하기 위해 완충물 성분(16") 및 기판(14") 어셈블리를 냉각시키고, 땜납 코팅된 완충물 성분(16")상에 은-유리질 접착물(19")을 설치하고, 상기 은-유리질 접착물(19")상에 상기 반도체 다이(12'')을 설치하고, 은-유리질 접착물에서의 휘발성을 제거하기 위해 기판(14"), 완충물 성분(16"), 은-유리질 접착물(19")을 구비하는 어셈블리를 가열하고, 은-유리질 접착물을 용융시키기 위해 어셈블리를 가열시키고 반도체 다이에 완충물 성분(16")을 접합시키기 위해 어셈블리를 냉각시키는 것을 특징으로 하는 반도체 다이부착 방법.
  35. 제34항에 있어서, 약 15 내지 95중량% 납, 약 1 내지 80중량% 인듐 및 나머지는 은을 구비하는 상기 납-인듐-은 땜납층(18")을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  36. 제35항에 있어서, 약 10 내지 90중량% 납, 약 10 내지 10중량% 인듐 및 나머지는 은인 납-인듐-은 땜납층(18'')을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  37. 제35항에 있어서, 기판에 접합된 납-인듐-은, 땜납층을 갖는 상기 기판(14'')의 표면(34")상에 금, 은, 팔라듐, 백금 및 이들의 합금으로 구성된 그룹에서 선택된 재료로 형성된 제3산화저항충(36'')을 설치하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  38. 제37항에 있어서, 상기 기판(14'')과 상기 제3산화저항층(36'')사이에 니켈, 코발트 및 이들의 합금으로 구성된 그룹에서 선택된 제3장벽층(32")을 제공하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  39. 제38항에 있어서, 상기 제3장벽층(32)과 상기 제3산화저항층(36'')사이에 상기 제3장벽층의 산화를 저항하고 금 플래싱으로 형성된 제3중간층(35'')을 설치하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  40. 제38항에 있어서, 약 3.5μm/m/℃ 내지 10.0μm/m/℃(약 35×10-7내지 100×10-7in/in/℃)의 열팽창 계수를 갖고, 텅스텐, 레늄, 몰리브덴 및 이들의 합금과 니켈-철 합금, 쎄라믹, 써메트로 구성된 그룹에서 상기 완충물 성분(16'')을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  41. 제40항에 있어서, 약 14.0μm/m/℃(약 140×10-7in/in/℃) 이상의 열팽창 계수를 갖고 금속, 합금, 쎄라믹 및 써메트로 구성된 그룹에서 상기 기판(14'')을 선택하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  42. 제34항의 방법에 따라 생산된 다이부착 시스템(60).
  43. 기판(14''')에 반도체 다이(12''')을 부착하는 반도체 다이부착 시스템(10)에 있어서, 기판(14''')과, 반도체 다이(12''')와, 상기 기판과 상기 반도체 다이의 열 싸이클링으로부더 열응력을 해소시키기 위해 상기 기판(14''')과 상기 반도체 다이(12''')사이에 접합 설치된 땜납층(18''')을 구비하고 상기 땜납층은 납-인듐-은, 납-인듐-은-주석 및 이들의 합금으로 구성된 그룹에서 선택된 것을 특징으로 하는 반도체 다이부착 시스템.
  44. 제43항에 있어서, 상기 땜납층(18''')은 두께가 약 0.025mm 내지 0.38mm(약 1 내지 15mils)인 것을 특정으로 하는 반도체 다이부착 시스템.
  45. 기판(14''')에 반도체 다이(12''')를 부착하는 방법에 있어서, 기판(14''')과, 반도체 다이(12''')를 제공하고, 기판과 다이의 열 싸이클링으로부터 발생된 열응력을 해소하기 위해 상기 기판(12''')과 상기 반도체 다이(12''')사이에, 납-인듐-은, 납-인듐-은-주석 및 이들의 혼합으로 구성된 땜납층(18''')을 설치하고, 기판(14'''), 땜납층(18''') 및 반도체 다이(12''')을 구비하는 반도체 다이부착 시스템(70)을 적어도 땜납층의 용융 온도까지 가열시키고, 반도체 다이(12''')에 기판(14''')을 접합시키는 땜납층(18''')을 갖는 반도체 다이부착 시스템(70)을 냉각하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
  46. 제45항에 있어서, 상기 땜납층(18''') 두께를 약 0.025mm 내지 0.38mm(약 1 내지 15mils)로 제공하는 과정을 구비하는 것을 특징으로 하는 반도체 다이부착 방법.
KR1019880700580A 1986-11-07 1987-10-26 반도체 다이부착 시스템 KR950014117B1 (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US928,121 1978-07-26
US06/928,121 US4872047A (en) 1986-11-07 1986-11-07 Semiconductor die attach system
PCT/US1987/002715 WO1988003705A1 (en) 1986-11-07 1987-10-26 Semiconductor die attach system

Publications (2)

Publication Number Publication Date
KR890700269A KR890700269A (ko) 1989-03-10
KR950014117B1 true KR950014117B1 (ko) 1995-11-21

Family

ID=25455764

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1019880700580A KR950014117B1 (ko) 1986-11-07 1987-10-26 반도체 다이부착 시스템

Country Status (4)

Country Link
US (1) US4872047A (ko)
KR (1) KR950014117B1 (ko)
AU (1) AU8276887A (ko)
WO (1) WO1988003705A1 (ko)

Families Citing this family (55)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5013871A (en) * 1988-02-10 1991-05-07 Olin Corporation Kit for the assembly of a metal electronic package
US5194934A (en) * 1988-07-27 1993-03-16 Semiconductor Energy Laboratory Co., Ltd. Mounting structure for a semiconductor chip having a buffer layer
US5121187A (en) * 1988-10-17 1992-06-09 Semiconductor Energy Laboratory Co., Ltd. Electric device having a leadframe covered with an antioxidation film
EP0400177A1 (de) * 1989-05-31 1990-12-05 Siemens Aktiengesellschaft Verbindung eines Halbleiterbauelements mit einem Metallträger
JP3181283B2 (ja) * 1989-08-07 2001-07-03 株式会社日立製作所 はんだ接続された電子回路装置とはんだ接続方法並びに金メッキ接続端子用はんだ
US5023697A (en) * 1990-01-10 1991-06-11 Mitsubishi Denki Kabushiki Kaisha Semiconductor device with copper wire ball bonding
US4989069A (en) * 1990-01-29 1991-01-29 Motorola, Inc. Semiconductor package having leads that break-away from supports
US5075756A (en) * 1990-02-12 1991-12-24 At&T Bell Laboratories Low resistance contacts to semiconductor materials
JP2640174B2 (ja) * 1990-10-30 1997-08-13 三菱電機株式会社 半導体装置およびその製造方法
US5105258A (en) * 1990-11-21 1992-04-14 Motorola, Inc. Metal system for semiconductor die attach
US5137836A (en) * 1991-05-23 1992-08-11 Atmel Corporation Method of manufacturing a repairable multi-chip module
US5328870A (en) * 1992-01-17 1994-07-12 Amkor Electronics, Inc. Method for forming plastic molded package with heat sink for integrated circuit devices
US5315155A (en) * 1992-07-13 1994-05-24 Olin Corporation Electronic package with stress relief channel
US5352629A (en) * 1993-01-19 1994-10-04 General Electric Company Process for self-alignment and planarization of semiconductor chips attached by solder die adhesive to multi-chip modules
US5477009A (en) * 1994-03-21 1995-12-19 Motorola, Inc. Resealable multichip module and method therefore
US5701034A (en) * 1994-05-03 1997-12-23 Amkor Electronics, Inc. Packaged semiconductor die including heat sink with locking feature
US5532513A (en) * 1994-07-08 1996-07-02 Johnson Matthey Electronics, Inc. Metal-ceramic composite lid
US5614763A (en) * 1995-03-13 1997-03-25 Zetetic Institute Methods for improving performance and temperature robustness of optical coupling between solid state light sensors and optical systems
WO1997004629A1 (en) * 1995-07-14 1997-02-06 Olin Corporation Metal ball grid electronic package
JP3238051B2 (ja) * 1995-08-25 2001-12-10 京セラ株式会社 ろう材
US6084299A (en) * 1995-11-09 2000-07-04 International Business Machines Corporation Integrated circuit package including a heat sink and an adhesive
WO1998043288A1 (fr) 1997-03-24 1998-10-01 Seiko Epson Corporation Dispositif a semi-conducteurs et son procede de fabrication
DE19730118B4 (de) 1997-07-14 2006-01-12 Infineon Technologies Ag Verfahren und Vorrichtung zur Herstellung einer Chip-Substrat-Verbindung
US5945203A (en) * 1997-10-14 1999-08-31 Zms Llc Stratified composite dielectric and method of fabrication
DE19947914A1 (de) * 1999-10-06 2001-04-12 Abb Research Ltd Verfahren zum Weichlöten von Komponenten und weichgelötete Anordnung
DE10030697C2 (de) * 2000-06-23 2002-06-27 Infineon Technologies Ag Verfahren zum Befestigen eines Halbleiterchips auf einem Substrat
DE10124141B4 (de) * 2000-09-29 2009-11-26 Infineon Technologies Ag Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
KR100411254B1 (ko) * 2001-06-04 2003-12-18 삼성전기주식회사 Ｓｍｄ 패키지의 리드융착방법
US6812064B2 (en) * 2001-11-07 2004-11-02 Micron Technology, Inc. Ozone treatment of a ground semiconductor die to improve adhesive bonding to a substrate
US6570260B1 (en) * 2002-02-15 2003-05-27 Delphi Technologies, Inc. Solder process and solder alloy therefor
US7436058B2 (en) * 2002-05-09 2008-10-14 Intel Corporation Reactive solder material
US7373857B2 (en) * 2002-07-29 2008-05-20 William Engineering Llc Composite metal article and method of making
US6946742B2 (en) * 2002-12-19 2005-09-20 Analog Devices, Inc. Packaged microchip with isolator having selected modulus of elasticity
US6768196B2 (en) * 2002-09-04 2004-07-27 Analog Devices, Inc. Packaged microchip with isolation
US7166911B2 (en) 2002-09-04 2007-01-23 Analog Devices, Inc. Packaged microchip with premolded-type package
US20040041254A1 (en) * 2002-09-04 2004-03-04 Lewis Long Packaged microchip
US6870243B2 (en) * 2002-11-27 2005-03-22 Freescale Semiconductor, Inc. Thin GaAs die with copper back-metal structure
US20050056870A1 (en) * 2002-12-19 2005-03-17 Karpman Maurice S. Stress sensitive microchip with premolded-type package
DE102005020059B3 (de) * 2005-04-29 2006-10-05 Advanced Micro Devices, Inc., Sunnyvale Technik zur Verbesserung thermischer und mechanischer Eigenschaften eines Unterfütterungsmaterials einer Substrat/Chipanordnung
US7221055B2 (en) * 2005-05-23 2007-05-22 Texas Instruments Incorporated System and method for die attach using a backside heat spreader
DE102005051811A1 (de) * 2005-10-27 2007-05-03 Infineon Technologies Ag Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben
WO2008003051A2 (en) * 2006-06-29 2008-01-03 Analog Devices, Inc. Stress mitigation in packaged microchips
WO2008045779A2 (en) * 2006-10-06 2008-04-17 Williams Advanced Materials, Inc. Gold die bond sheet preform
US7694610B2 (en) * 2007-06-27 2010-04-13 Siemens Medical Solutions Usa, Inc. Photo-multiplier tube removal tool
US8174113B2 (en) * 2008-09-17 2012-05-08 Intel Corporation Methods of fabricating robust integrated heat spreader designs and structures formed thereby
BR112015002306A2 (pt) * 2012-07-31 2017-07-04 Hewlett Packard Development Co dispositivo, sistema, e método para montar um dispositivo
US9676614B2 (en) 2013-02-01 2017-06-13 Analog Devices, Inc. MEMS device with stress relief structures
WO2014150643A1 (en) 2013-03-15 2014-09-25 Materion Corporation Gold containing die bond sheet preform spot-welded to a semiconductor bond site on a semiconductor package and corresponding manufacturing method
EP2790213A3 (en) * 2013-04-11 2015-04-01 Chun Ho Fan Cavity package
US10167189B2 (en) 2014-09-30 2019-01-01 Analog Devices, Inc. Stress isolation platform for MEMS devices
KR102409748B1 (ko) 2015-07-28 2022-06-17 삼성전자주식회사 반도체 장치 및 그 제조 방법
US10131538B2 (en) 2015-09-14 2018-11-20 Analog Devices, Inc. Mechanically isolated MEMS device
US11417611B2 (en) 2020-02-25 2022-08-16 Analog Devices International Unlimited Company Devices and methods for reducing stress on circuit components
US11981560B2 (en) 2020-06-09 2024-05-14 Analog Devices, Inc. Stress-isolated MEMS device comprising substrate having cavity and method of manufacture

Family Cites Families (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA667024A (en) * 1963-07-16 Siemens-Schuckertwerke Aktiengesellschaft Semiconductor device
CA676283A (en) * 1963-12-17 Siemens Alfred Electric semiconductor device
CA700474A (en) * 1964-12-22 Siemens-Schuckertwerke Aktiengesellschaft Method of producing electrically asymmetrical semiconductor devices, and products of such methods
CA755785A (en) * 1967-03-28 L. Davies Robert Semiconductor device
CA904567A (en) * 1972-07-11 Westinghouse Electric Corporation Low thermal expansion binder
CA707458A (en) * 1965-04-06 The Nippert Electric Products Company Mounts for semiconductors and method of making same
DE391108C (de) * 1922-09-15 1924-03-05 Max Tritter Spritzvergaser
NL107577C (ko) * 1954-07-01
US2763822A (en) * 1955-05-10 1956-09-18 Westinghouse Electric Corp Silicon semiconductor devices
US2922092A (en) * 1957-05-09 1960-01-19 Westinghouse Electric Corp Base contact members for semiconductor devices
BE577086A (ko) * 1958-04-03 1900-01-01
US3160798A (en) * 1959-12-07 1964-12-08 Gen Electric Semiconductor devices including means for securing the elements
NL135878C (ko) * 1961-08-12
US3159462A (en) * 1962-09-24 1964-12-01 Int Rectifier Corp Semiconductor and secured metal base and method of making the same
US3454374A (en) * 1966-05-13 1969-07-08 Youngwood Electronic Metals In Method of forming presoldering components and composite presoldering components made thereby
JPS4810904B1 (ko) * 1969-03-12 1973-04-09
US3593412A (en) * 1969-07-22 1971-07-20 Motorola Inc Bonding system for semiconductor device
US3645785A (en) * 1969-11-12 1972-02-29 Texas Instruments Inc Ohmic contact system
US3620692A (en) * 1970-04-01 1971-11-16 Rca Corp Mounting structure for high-power semiconductor devices
US3859715A (en) * 1970-12-21 1975-01-14 Signetics Corp System and method for attaching semiconductor dice to leads
JPS598358Y2 (ja) * 1978-02-08 1984-03-15 京セラ株式会社 半導体素子パツケ−ジ
JPS55143042A (en) * 1979-04-25 1980-11-08 Hitachi Ltd Semiconductor device
JPS56114338A (en) * 1980-02-14 1981-09-08 Fujitsu Ltd Semiconductor device
JPS586143A (ja) * 1981-07-02 1983-01-13 Matsushita Electronics Corp 半導体装置
US4515898A (en) * 1981-09-01 1985-05-07 Motorola, Inc. Glass bonding means and method
US4592794A (en) * 1981-09-01 1986-06-03 Motorola, Inc. Glass bonding method
JPS58151036A (ja) * 1982-03-03 1983-09-08 Hitachi Ltd 半導体装置
US4594770A (en) * 1982-07-15 1986-06-17 Olin Corporation Method of making semiconductor casing
US4656499A (en) * 1982-08-05 1987-04-07 Olin Corporation Hermetically sealed semiconductor casing
US4487638A (en) * 1982-11-24 1984-12-11 Burroughs Corporation Semiconductor die-attach technique and composition therefor
JPS59107527A (ja) * 1982-12-13 1984-06-21 Hitachi Ltd 半導体装置
JPS59151437A (ja) * 1983-02-18 1984-08-29 Hitachi Ltd 半導体装置およびその製造方法
JPS60235430A (ja) * 1984-05-09 1985-11-22 Hitachi Ltd 半導体装置
JPS61108160A (ja) * 1984-11-01 1986-05-26 Nec Corp コンデンサ内蔵型半導体装置及びその製造方法
US4610934A (en) * 1985-01-17 1986-09-09 Kennecott Corporation Silicon carbide-to-metal joint and method of making same
US4929516A (en) * 1985-03-14 1990-05-29 Olin Corporation Semiconductor die attach system
IT1254279B (it) * 1992-03-13 1995-09-14 Montecatini Tecnologie Srl Procedimento per la polimerizzazione in fase gas delle olefine

Also Published As

Publication number Publication date
WO1988003705A1 (en) 1988-05-19
AU8276887A (en) 1988-06-01
KR890700269A (ko) 1989-03-10
US4872047A (en) 1989-10-03

Similar Documents

Publication Publication Date Title
KR950014117B1 (ko) 반도체 다이부착 시스템
US4929516A (en) Semiconductor die attach system
US4418857A (en) High melting point process for Au:Sn:80:20 brazing alloy for chip carriers
US4784974A (en) Method of making a hermetically sealed semiconductor casing
US5001546A (en) Clad metal lead frame substrates
US4656499A (en) Hermetically sealed semiconductor casing
US7582964B2 (en) Semiconductor package having non-ceramic based window frame
US4978052A (en) Semiconductor die attach system
JPH054809B2 (ko)
TW200829361A (en) Connecting material, method for manufacturing connecting material, and semiconductor device
US4634638A (en) High melting point copper-gold-tin brazing alloy for chip carriers
KR20180095590A (ko) 전력용 반도체 장치 및 전력용 반도체 장치를 제조하는 방법
US5105258A (en) Metal system for semiconductor die attach
CN107591338A (zh) 一种基于tlp扩散连接的电子封装方法
EP0335744B1 (en) Semiconducting device mounting
JP5231727B2 (ja) 接合方法
JP2005032834A (ja) 半導体チップと基板との接合方法
JP5723225B2 (ja) 接合構造体
US6991703B2 (en) Bonding method, bonding stage and electronic component packaging apparatus
JPS6153851B2 (ko)
CA1201211A (en) Hermetically sealed semiconductor casing
JPH0146228B2 (ko)
JPS61268032A (ja) 半導体ダイ接着装置
JPH0786444A (ja) 半導体用複合放熱基板の製造方法
JPH04103149A (ja) パッケージ封止方法および半導体装置

Legal Events

Date Code Title Description
A201 Request for examination
G160 Decision to publish patent application
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
LAPS Lapse due to unpaid annual fee