JPS58151036A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS58151036A JPS58151036A JP3241882A JP3241882A JPS58151036A JP S58151036 A JPS58151036 A JP S58151036A JP 3241882 A JP3241882 A JP 3241882A JP 3241882 A JP3241882 A JP 3241882A JP S58151036 A JPS58151036 A JP S58151036A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic plate
- semiconductor
- plate
- semiconductor element
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L24/33—Structure, shape, material or disposition of the layer connectors after the connecting process of a plurality of layer connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/8319—Arrangement of the layer connectors prior to mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
- H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
- H01L2224/838—Bonding techniques
- H01L2224/8385—Bonding techniques using a polymer adhesive, e.g. an adhesive based on silicone, epoxy, polyimide, polyester
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01042—Molybdenum [Mo]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01074—Tungsten [W]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01082—Lead [Pb]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/06—Polymers
- H01L2924/078—Adhesive characteristics other than chemical
- H01L2924/07802—Adhesive characteristics other than chemical not being an ohmic electrical conductor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Die Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明は半導体装置、特に半導体素子ｔセラミック板【
介して金属冷却体に搭載したモジュールなどの半導体装
置に関するものである。
介して金属冷却体に搭載したモジュールなどの半導体装
置に関するものである。
半導体装置の放熱性の指標として一般に熱抵抗という截
置が用いられる。半導体素子から外気までの熱抵抗は、
各構成部材における熱抵抗の和として表わされ、各部材
Ｏ熱抵抗は、部材の厚さに比ガする。ｔた、熱伝導性の
悪い部材は熱抵抗に大きく寄与するため、セラミック板
の厚さｔ薄くすることは、熱抵抗の減少に大きな効力を
発揮する。熱抵抗の減少は、半導体素子の大電流容量化
に結びり龜、しいては、電流容量アップにつながる。
置が用いられる。半導体素子から外気までの熱抵抗は、
各構成部材における熱抵抗の和として表わされ、各部材
Ｏ熱抵抗は、部材の厚さに比ガする。ｔた、熱伝導性の
悪い部材は熱抵抗に大きく寄与するため、セラミック板
の厚さｔ薄くすることは、熱抵抗の減少に大きな効力を
発揮する。熱抵抗の減少は、半導体素子の大電流容量化
に結びり龜、しいては、電流容量アップにつながる。
このようにセラミック板倉薄くすることは熱抵抗に有判
であるが、薄くすることにより次の問題が生じる。りま
シ、セライック板とその下に配置する金属冷却体とＯ鑞
付工程において、部材間の熱Ｉｌ彊率の差によｐセラミ
ック板に熱応力が生じ、セラずツク板にひびが入ったり
、割れたりする不具合が生じる。こＯため、セラミック
板金体【薄くすることは危険である。
であるが、薄くすることにより次の問題が生じる。りま
シ、セライック板とその下に配置する金属冷却体とＯ鑞
付工程において、部材間の熱Ｉｌ彊率の差によｐセラミ
ック板に熱応力が生じ、セラずツク板にひびが入ったり
、割れたりする不具合が生じる。こＯため、セラミック
板金体【薄くすることは危険である。
それゆえ、本発明の目的は熱放散性がよく、かつ機械的
強度の大きい半導体装置に提供するＫある。
強度の大きい半導体装置に提供するＫある。
本発１＊０＊徴とするところは半導体素子が搭載される
部分のセラミック板の厚さｔその他の部分の厚さよシ薄
くしたことにある。
部分のセラミック板の厚さｔその他の部分の厚さよシ薄
くしたことにある。
以下、図面に示す一実施例によシ本発明を説明する。
嬉１ｗＡ、Ｉｓ＊、図は、三相金波整流モジュールの半
導体素子搭載状態【示すもので、構成部材としては下か
ら、金属冷却体１、配線用の導体３【施し友セラミック
板２、金属中間板４、半導体素子５、電極用リード６か
ら成シ各部材間は半田等の鑞材で接続される。半導体素
子５サイズ、電極用リード６のサイズ共に大きく、鑞付
後半導体素子５に応力が加わるため、ＭＯ板、Ｆ ｅ−
Ｎ ｉ板、Ｗ板等Ｏ熱膨張係数が半導体に近い部材【金
属中間板４として介在させる。
導体素子搭載状態【示すもので、構成部材としては下か
ら、金属冷却体１、配線用の導体３【施し友セラミック
板２、金属中間板４、半導体素子５、電極用リード６か
ら成シ各部材間は半田等の鑞材で接続される。半導体素
子５サイズ、電極用リード６のサイズ共に大きく、鑞付
後半導体素子５に応力が加わるため、ＭＯ板、Ｆ ｅ−
Ｎ ｉ板、Ｗ板等Ｏ熱膨張係数が半導体に近い部材【金
属中間板４として介在させる。
ｇａ図は半導体素子５が搭載される部分のセラミック板
２に凹部【設け、この凹部に金属中間板４【はめ込むこ
とにより、セライック板２での熱抵抗増加を従来構造よ
ｐ小すくシた構造を示している。Ｌ７は鑞材である。
２に凹部【設け、この凹部に金属中間板４【はめ込むこ
とにより、セライック板２での熱抵抗増加を従来構造よ
ｐ小すくシた構造を示している。Ｌ７は鑞材である。
セラミックａＸとしては、一般ＫＯ３６〜１．０■厚の
アルｉナ（Ａム０富）が用いられ、その絶縁耐圧は１５
ｋＶ／■にも遣する。また、日本電機工業会標準規格Ｊ
ＥＭ１０２１によれば、一般的に使われる定格絶縁電圧
２００Ｖに対し、その試験電圧は２０００Ｖであり、要
求とするセライック耐電圧に対するセラミック厚はα２
園程寂で十分である１以上の背景により、第３図におい
て、セラミック厚α６■に対し凹部でＯ厚さは、α２■
である。また、セラミック板２が凹部を有することによ
り、金属冷却体１との鑞付時この部分で応力を吸収する
。そのため、鑞付後の金属冷却体１０反ｐが少なくなる
という効果がある。実際の使用状態では、放熱のために
金属冷却体ｌの下側に更に大きな金属冷却体（以後、放
熱フィンと呼ぶ）ｔつけて使用する。この際、金属冷却
体１０反シは、放熱フィンとの間に空隙を作ってしまい
、熱抵抗が増大するという害がある。しかし、本発明に
よれば金属冷却体１０反υが少な、くなり、放熱ツイン
と０１％ｌｌｌ＠熱抵抗も低下する効果もある。
アルｉナ（Ａム０富）が用いられ、その絶縁耐圧は１５
ｋＶ／■にも遣する。また、日本電機工業会標準規格Ｊ
ＥＭ１０２１によれば、一般的に使われる定格絶縁電圧
２００Ｖに対し、その試験電圧は２０００Ｖであり、要
求とするセライック耐電圧に対するセラミック厚はα２
園程寂で十分である１以上の背景により、第３図におい
て、セラミック厚α６■に対し凹部でＯ厚さは、α２■
である。また、セラミック板２が凹部を有することによ
り、金属冷却体１との鑞付時この部分で応力を吸収する
。そのため、鑞付後の金属冷却体１０反ｐが少なくなる
という効果がある。実際の使用状態では、放熱のために
金属冷却体ｌの下側に更に大きな金属冷却体（以後、放
熱フィンと呼ぶ）ｔつけて使用する。この際、金属冷却
体１０反シは、放熱フィンとの間に空隙を作ってしまい
、熱抵抗が増大するという害がある。しかし、本発明に
よれば金属冷却体１０反υが少な、くなり、放熱ツイン
と０１％ｌｌｌ＠熱抵抗も低下する効果もある。
第４図〜ＩＫ７図は異なる実施例を示している。
第４図は、第二〇実施例である。中間金属板６の形状【
凸形にし、突出部ｔセラミック板２の凹部にはめ込んだ
ものである。製品開発のシリーズ化においては、同一形
状のセラミック板に寸法の異なる半導体素子１＊載し、
製品の電流容量アップを狙うことがよくあシ、本実施例
にょシ同−セラミック板による製品のシリーズ化が可能
となる。
凸形にし、突出部ｔセラミック板２の凹部にはめ込んだ
ものである。製品開発のシリーズ化においては、同一形
状のセラミック板に寸法の異なる半導体素子１＊載し、
製品の電流容量アップを狙うことがよくあシ、本実施例
にょシ同−セラミック板による製品のシリーズ化が可能
となる。
＃Ｉｂ図は、縞三の実施例である。製品によっては、セ
ラミック板２と半導体素子５間の中間金属板が必要ない
ものもあり、この場合第４図の構造が有効である。すな
わち、第２図、第３図とは逆にセラ建ツク板２０下何に
凹部を設けることにより、半導体素子５搭載部のセラば
ツク厚【薄くしている。
ラミック板２と半導体素子５間の中間金属板が必要ない
ものもあり、この場合第４図の構造が有効である。すな
わち、第２図、第３図とは逆にセラ建ツク板２０下何に
凹部を設けることにより、半導体素子５搭載部のセラば
ツク厚【薄くしている。
＃Ｉ６図は、第四の実施例である。すなわち、セライッ
ク板２の上下両面に凹部を設けており、更に半導体素子
５％載部のセライック板厚を小さくしたものである。熱
抵抗の減少に鵬更に大きな威力を発揮する。
ク板２の上下両面に凹部を設けており、更に半導体素子
５％載部のセライック板厚を小さくしたものである。熱
抵抗の減少に鵬更に大きな威力を発揮する。
第７図は、半導体素子を複数個搭載したモジュールにお
ける特有の効果を狙ったものである。半導体素子５で発
生した熱Ｉｔ ｔｉ、中間金属板４【流れ、セラばツク
板２に入夛、破線のように１横方向に拡がｐながら、下
方に流れる。＃Ｉ７図において、セラミック板２上の２
つの半導体素子５の中間点で、２つの熱流が交ゎル、こ
の交点が、熱流Ｏ集合部分となる。従って、この部分に
熱の東導体である金属冷却体１の凸部ｔセラミック板２
の下面に設けた凹部に配置すれば、この凸部が、熱の放
熱基点となり、モジュールの放熱性を高めることＫなる
。
ける特有の効果を狙ったものである。半導体素子５で発
生した熱Ｉｔ ｔｉ、中間金属板４【流れ、セラばツク
板２に入夛、破線のように１横方向に拡がｐながら、下
方に流れる。＃Ｉ７図において、セラミック板２上の２
つの半導体素子５の中間点で、２つの熱流が交ゎル、こ
の交点が、熱流Ｏ集合部分となる。従って、この部分に
熱の東導体である金属冷却体１の凸部ｔセラミック板２
の下面に設けた凹部に配置すれば、この凸部が、熱の放
熱基点となり、モジュールの放熱性を高めることＫなる
。
以上の実施例ではセラミック板２に中間金属板４ｔ−鑞
付しているが、両者間の熱鞭張係数差を利用して所謂焼
ばめによシ固着しても良い、この場合、鑞材が省略でき
る分だけ熱抵抗は低減できる。
付しているが、両者間の熱鞭張係数差を利用して所謂焼
ばめによシ固着しても良い、この場合、鑞材が省略でき
る分だけ熱抵抗は低減できる。
前述のように、本発明によれば電力損失の大きな半導体
素子ｔセラミック板に１個あるいは複数個組み込んだい
わゆる電力用半導体製品において、熱抵抗が李さくなり
、製品の電流容量が増大するという性能アップにつなが
る。
素子ｔセラミック板に１個あるいは複数個組み込んだい
わゆる電力用半導体製品において、熱抵抗が李さくなり
、製品の電流容量が増大するという性能アップにつなが
る。
典飄的な例として、鮪３図に示すように厚さα６のアル
ｉす板の厚さα２■の凹部に一辺が２■、゛厚α２謹の
方形半導体素子ｔＭＯ板を介してアルミナ基板に半田接
続により搭載した場合、四部を設けていないもＯＫ較べ
て熱抵抗Ｆ１２０％減少するという計算結果が出ており
、はぼ実測値共よい一欽【得ている。
ｉす板の厚さα２■の凹部に一辺が２■、゛厚α２謹の
方形半導体素子ｔＭＯ板を介してアルミナ基板に半田接
続により搭載した場合、四部を設けていないもＯＫ較べ
て熱抵抗Ｆ１２０％減少するという計算結果が出ており
、はぼ実測値共よい一欽【得ている。
第１図は本発Ｗ！Ａの一実施例を示す三相全波整流モジ
ュールの半導体素子搭載状態【示す上面図、第２因は第
１図のＩｔ−Ｉｔ切断線に沿った断面図、ＪＩＥ３図は
纂２図の要部拡大断面図、第４図〜第７図は各々本斃明
の他の実施例を示す要部拡大断面図である。 １・・・金属冷却体、２・・・セラミック板、３・・・
配線用導体、４・・・中間金属板、Ｓ・・・半導体素子
、６・・・電車 １ 図 寮 ２０
ュールの半導体素子搭載状態【示す上面図、第２因は第
１図のＩｔ−Ｉｔ切断線に沿った断面図、ＪＩＥ３図は
纂２図の要部拡大断面図、第４図〜第７図は各々本斃明
の他の実施例を示す要部拡大断面図である。 １・・・金属冷却体、２・・・セラミック板、３・・・
配線用導体、４・・・中間金属板、Ｓ・・・半導体素子
、６・・・電車 １ 図 寮 ２０
Claims (1)
- 【特許請求の範囲】 １、金属冷却体上にセラ（ツタ板を介して少なくとも半
導体素子を搭載し先生導体装置において、半導体素子が
搭＠される部分のセラミック板の厚さは残〉Ｏｓ分ＯＦ
Ｉ＃さよ〕薄いことｔ特徴とする半導体装置。 ２ ％許請求０ｍｍ１Ｋｘ＊において、セラミック板と
半纏体素子閲に半導体に近い熱膨張係数を有する中関金
属板倉設けていることを特徴とする半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241882A JPS58151036A (ja) | 1982-03-03 | 1982-03-03 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3241882A JPS58151036A (ja) | 1982-03-03 | 1982-03-03 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS58151036A true JPS58151036A (ja) | 1983-09-08 |
Family
ID=12358394
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3241882A Pending JPS58151036A (ja) | 1982-03-03 | 1982-03-03 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS58151036A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4872047A (en) * | 1986-11-07 | 1989-10-03 | Olin Corporation | Semiconductor die attach system |
| US4929516A (en) * | 1985-03-14 | 1990-05-29 | Olin Corporation | Semiconductor die attach system |
-
1982
- 1982-03-03 JP JP3241882A patent/JPS58151036A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4929516A (en) * | 1985-03-14 | 1990-05-29 | Olin Corporation | Semiconductor die attach system |
| US4872047A (en) * | 1986-11-07 | 1989-10-03 | Olin Corporation | Semiconductor die attach system |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4556899A (en) | Insulated type semiconductor devices | |
| CA1187208A (en) | Thermal conduction element for semiconductor devices | |
| US4479140A (en) | Thermal conduction element for conducting heat from semiconductor devices to a cold plate | |
| US4498530A (en) | Flexible thermal conduction element for cooling semiconductor devices | |
| JP3333409B2 (ja) | 半導体モジュール | |
| JPH0231499B2 (ja) | ||
| JP4226200B2 (ja) | 半導体装置およびその製造方法 | |
| JPH09312357A (ja) | 半導体装置 | |
| JPH03136338A (ja) | 半導体装置およびその製造のためのロウ付け方法 | |
| JPH0936186A (ja) | パワー半導体モジュール及びその実装方法 | |
| JP2002299495A (ja) | 半導体回路基板 | |
| JPH11265976A (ja) | パワー半導体モジュールおよびその製造方法 | |
| JP2000349353A (ja) | ペルチェモジュールおよびそれを備えた光通信用モジュール | |
| JP2004134746A (ja) | 半導体装置 | |
| JPH05166969A (ja) | 半導体装置 | |
| JPS58151036A (ja) | 半導体装置 | |
| US3476985A (en) | Semiconductor rectifier unit | |
| JP7529038B2 (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP3972519B2 (ja) | パワー半導体モジュール | |
| JPS622587A (ja) | ハイパワ−用混成集積回路 | |
| JPH0677631A (ja) | チップ部品のアルミ基板への実装方法 | |
| JPH05315467A (ja) | 混成集積回路装置 | |
| JPH06151228A (ja) | チップ部品の取付け構造 | |
| TWI778499B (zh) | 具有導角金屬間隔單元的電源模組 | |
| JPH09293799A (ja) | 半導体集積回路パッケージ及びその製造方法 |