DE102005051811A1 - Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben - Google Patents

Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben Download PDF

Info

Publication number
DE102005051811A1
DE102005051811A1 DE102005051811A DE102005051811A DE102005051811A1 DE 102005051811 A1 DE102005051811 A1 DE 102005051811A1 DE 102005051811 A DE102005051811 A DE 102005051811A DE 102005051811 A DE102005051811 A DE 102005051811A DE 102005051811 A1 DE102005051811 A1 DE 102005051811A1
Authority
DE
Germany
Prior art keywords
layer
chip
semiconductor
buffer layer
semiconductor component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
DE102005051811A
Other languages
English (en)
Inventor
Ralf Dipl.-Phys. Dipl-Ing. Otremba (FH)
Ivan Dr. phil. nat. Galesic
Stefan Dipl.-Chem. Landau
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Priority to DE102005051811A priority Critical patent/DE102005051811A1/de
Publication of DE102005051811A1 publication Critical patent/DE102005051811A1/de
Ceased legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49579—Lead-frames or other flat leads characterised by the materials of the lead frames or layers thereon
    • H01L23/49582—Metallic layers on lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495—Lead-frames or other flat leads
    • H01L23/49503—Lead-frames or other flat leads characterised by the die pad
    • H01L23/49513—Lead-frames or other flat leads characterised by the die pad having bonding material between chip and die pad
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L24/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L24/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/8319—Arrangement of the layer connectors prior to mounting
    • H01L2224/83192—Arrangement of the layer connectors prior to mounting wherein the layer connectors are disposed only on another item or body to be connected to the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • H01L2224/838—Bonding techniques
    • H01L2224/83801—Soldering or alloying
    • H01L2224/8382—Diffusion bonding
    • H01L2224/83825—Solid-liquid interdiffusion
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8538—Bonding interfaces outside the semiconductor or solid-state body
    • H01L2224/85399—Material
    • H01L2224/854—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/85463—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than 1550°C
    • H01L2224/85464—Palladium (Pd) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01022—Titanium [Ti]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01024—Chromium [Cr]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01028—Nickel [Ni]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01058—Cerium [Ce]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/0132—Binary Alloys
    • H01L2924/01322—Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Die Bonding (AREA)

Abstract

Die Erfindung betrifft ein Halbleiterbauteil (1) mit Halbleiterchip (3) in Flachleiterrahmentechnik und ein Verfahren zur Herstellung desselben. Dazu ist der Halbleiterchip (3) auf einer Chipanschlussfläche (4) eines Chipträgers (8) fixiert, wobei auf der Chipanschlussfläche (4) eine metallische Pufferschicht (5) angeordnet ist. Auf der metallischen Pufferschicht (5) ist eine Abdeckschicht (6) angeordnet, die stoffschlüssig mit der Rückseite des Halbleiterchips (3) verbunden ist.

Description

  • Die Erfindung betrifft ein Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben. Dazu ist der Halbleiterchip auf einer Chipanschlussfläche eines Chipträgers fixiert. Der Chipträger weist dabei in der Regel eine Kupferlegierung auf, mit der die Rückseite des Halbleiterchips über eine elektrisch leitende Klebstoffschicht, eine eutektische Lotschicht und/oder eine Diffusionslotschicht mechanisch fixiert und elektrisch verbunden ist.
  • Eine derartige starre Ankopplung des Halbleiterchipmaterials aus Silizium an einen Chipträger aus einer Kupferlegierung hat den Nachteil, dass der thermische Ausdehnungskoeffizient des Siliziums deutlich geringer ist, als der thermische Ausdehnungskoeffizient einer Kupferlegierung. Daraus ergibt sich die Gefahr von Mikrorissen in den Randbereichen des Siliziumhalbleiterchips, insbesondere bei Temperatur-Zyklen-Prüfungen, bei denen die Halbleiterchips Temperaturschwankungen zwischen –50°C und 150°C ausgesetzt werden. Die Temperatur-Zyklen-Festigkeit ist bei derartigen herkömmlichen Fixierungen auf einem Halbleiterchipträger aus einer Kupferlegierung folglich gering, so dass schon nach weinigen Zyklen die Gefahr des Versagens des Halbleiterbauteils besteht.
  • Eine gewisser Verbesserungseffekt wird dadurch erreicht, dass die Verbindungsschicht aus elektrisch leitfähigem Klebstoff oder aus einem metallischen Lotmaterial dicker ausgeführt wird. Durch eine derartige dickere Verbindungsschicht werden aber auch die thermischen und elektrischen Eigenschaften beeinträchtigt, und damit die elektrische Güte der Halbleiterbauelemente negativ beeinflusst.
  • 11 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 20 aus dem Stand der Technik mit den kritischen Zonen 21 und 22, des auf einem Chipträger 8 aus einer Kupferlegierung über eine starre Verbindungsschicht 25 mit seiner Rückseite 11 fixierten Halbleiterchips 3 des Halbleiterbauteils 20. In diesen kritischen Zonen 21 und 22 sind nach entsprechenden Temperatur-Zyklen-Prüfungen Mikrorisse 23 und 24 aufgetreten, welche die Zuverlässigkeit des Halbleiterbauteils 20 herabsetzen.
  • Aus der Druckschrift US 2003/0001246 A1 ist ein Halbleiterbauteil in Flachleitertechnik bekannt, dass eine Mehrzahl von Flachleitern aufweist, von denen ein Flachleiterende mit dem Flachleiterrahmen und ein freies Ende der Flachleiter bis zu einer aktiven Oberseite des Halbleiterchips reichen. Zwischen der aktiven Oberseite des Halbleiterchips und dem darüber ragenden Abschnitt eines Flachleiters ist eine formbare spannungsvermindernde Schicht angeordnet, die auf dem freien Ende des Flachleiterrahmens fixiert ist und vorzugsweise aus einer Gruppe von Weichmetallen besteht, die Silber, Paladium und/oder Platin aufweisen, um einen starren Übergang von dem Material der Flachleiter zu dem Kontaktflächen der aktiven Oberseite eines Halbleiterchips spannungsarm zu gestalten.
  • Der Halbleiterchip selbst ist mit seiner Rückseite vollständig frei in der Kunststoffgehäusemasse dieses bekannten Halbleiterbauteils eingebettet, so dass die in 11 gezeigten kritischen Zonen bei dieser Lösung gar nicht auftreten, da die umgebende Kunststoffmasse weich und nachgiebig ist, ver glichen mit einem Halbleiterchipträger aus dem Stand der Technik. Ferner wird das Problem des Übergangs von einem starren, metallischen Flachleiter auf ein Halbleitermaterial nur für die einige Mikrometer große Fläche auf der aktiven Oberseite eines Halbleiterchips, nämlich im Bereich der Kontaktanschlussflächen gelöst, und liefert keinen Hinweis für die großflächige Kontaktierung der Halbleiterchiprückseite, wie sie in 11 gezeigt wird, auf einem großflächigen, starren Chipträger eines Flachleiterrahmens.
  • Aufgabe der Erfindung ist es, die Temperatur-Zyklen-Festigkeit bzw. Robustheit für Halbleiterbauteile zu verbessern und ein Halbleiterbauteil in Flachleitertechnik anzugeben, wobei der Halbleiterchip des Halbleiterbauteils mit seiner Rückseite auf einer Chipanschlussfläche eines Chipträgers des Flachleiterrahmens fixiert ist.
  • Diese Aufgabe wird mit dem Gegenstand der unabhängigen Ansprüche gelöst. Vorteilhafte Weiterbildungen der Erfindung ergeben sich aus den abhängigen Ansprüchen.
  • Erfindungsgemäß wird ein Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik geschaffen, wobei der Halbleiterchip auf einer Chipanschlussfläche eines Chipträgers fixiert ist. Dazu weist die Chipanschlussfläche eine metallische Pufferschicht auf und auf der Pufferschicht eine mit der Rückseite des Halbleiterchips stoffschlüssig verbindbare Abdeckschicht. Diese Lösung hat den Vorteil, dass die metallische Pufferschicht aus vorzugsweise einem Weichmetall relativ unabhängig von dem Halbleiterchipmaterial gewählt werden kann, da durch die metallische Abdeckschicht die stoffschlüssige Verbindbarkeit mit dem Halbleitermaterial gewährleistet wird.
  • Für die metallische Pufferschicht kommen weiche Edelmetalle in Betracht, die eine hohe elektrische Leitfähigkeit aufweisen und gleichzeitig eine mechanische Entkopplung der Rückseite des Halbleiterchips von dem Chipträgermaterial ermöglichen. Die thermische Zyklenfestigkeit kann dadurch weiter verbessert werden, dass in einer bevorzugten Ausführungsform der Erfindung zwischen der Pufferschicht und der Abdeckschicht eine haftvermittelnde Metallschicht angeordnet ist.
  • In einer bevorzugten Ausführungsform der Erfindung weist die Abdeckschicht eine lötbare Kupferschicht auf, die über eine großflächige Lötschichtverbindung die Rückseite des Halbleiterchips mit der Pufferschicht mechanisch verbindet. Jedoch ist die Dicke dieser Abdeckschicht relativ dünn, verglichen mit der Dicke des Chipträgers aus einer Kupferlegierung, wobei zwischen Abdeckschicht und Kupferlegierung des Chipträgers die Pufferschicht aus einem weichen Metall die starre Fixierung zwischen Halbleiterchip und Chipträger vermindert.
  • In einer weiteren Ausführungsform der Erfindung weist die Abdeckschicht eine diffusionshemmende Nickelschicht auf. Diese diffusionshemmende Nickelschicht sorgt dafür, dass Weichmetalle der Pufferschicht nicht in die Verbindungsschicht zwischen Halbleiter und Abdeckschicht diffundieren können und eine Versprödung der Verbindungsschicht aus Lotmaterial oder Diffusionslotmaterial verursachen.
  • Bei einer weiteren bevorzugten Ausführungsform der Erfindung weist die Abdeckschicht eine lötbare Silberschicht auf. Die Silberschicht an sich hat bereits den Vorteil, ein weiches Metall darzustellen und kann zusätzlich als Abdeckschicht benutzt werden, um mit einem Silberlot den Halbleiterchip auf dem Chipträger zu fixieren.
  • Ferner kann die Abdeckschicht eine mit Silizium eutektisch legierbare Goldlegierung aufweisen, so dass die Abdeckschicht mit dem Halbleitermaterial eine eutektische Schmelze bildet, und die darunter liegende Pufferschicht optimal an den Halbleiterchip ankoppelt.
  • Schließlich kann die Abdeckschicht eine die Chipanschlussfläche veredelnde Platinschicht aufweisen. Dieses wird insbesondere dann von Vorteil sein, wenn die Pufferschicht aus unedleren Metallen aufgebaut ist. Auch eine Palladiumschicht kann als Abdeckschicht die Chipanschlussfläche bzw. die Pufferschicht der Chipanschlussfläche derart veredeln, dass weniger edle weiche Metallmaterialien für die Pufferschicht eingesetzt werden können.
  • Vorzugsweise weist die Materialfolge aus Chipträger, Pufferschicht und Abdeckschicht die Metallfolge Kupfer-Aluminium-Kupfer und/oder Legierungen derselben auf. Das bedeutet, dass der Chipträger aus einer Kupferlegierung sein kann, während eine hochreine Aluminiumschicht den Puffer bildet, und auf dieser hochreinen Aluminiumschicht wiederum eine Kupferlegierung abgeschieden ist, die dann die lötbare Abdeckschicht zur Rückseite des Halbleiterchips hin bildet.
  • Die Materialfolge aus Chipträger, Pufferschicht und Abdeckschicht kann auch die Metallfolge Kupfer-Aluminium-Nickel und/oder Legierungen derselben aufweisen. Die Vorteile einer diffusionshemmenden Nickelschicht als Abdeckschicht wurden bereits oben benannt, so dass die Pufferwirkung im wesentlichen auf dem weichen Aluminium beruht, während die Kupferlegierung wiederum den Chipträger bildet.
  • Eine weitere bevorzugte Materialfolge aus Chipträger, Pufferschicht und Abdeckschicht besteht in der Metallfolge von Kupfer-Aluminium-Silber, wobei Silber die Abdeckschicht bildet zumal Silber sich mit einem entsprechenden Silberlot für Halbleiterchips hervorragend verbinden kann und damit eine hohe Verbindungsfestigkeit gewährleistet. Schließlich sind auch Materialfolgen aus Chipträger, Pufferschicht und Abdeckschicht von Vorteil, die aus einer Metallfolge von Kupfer-Silber-Nickel bestehen, wobei das weiche Silber hier die Pufferschicht bildet und das Nickel als Abdeckschicht gleichzeitig eine diffusionshemmende Schicht für das Silber darstellt, für den Fall, dass ein eutektisches Lot eingesetzt wird.
  • Eine weitere bevorzugte Materialfolge aus Chipträger, Pufferschicht und Abdeckschicht besteht in der Metallfolge Kupfer-Aluminium-Titan-Gold und/oder Legierungen derselben. In dieser Materialfolge bildet wiederum die Kupferlegierung den Chipträger, das Aluminium die Pufferschicht, während das Titan eine haftvermittelnde Schicht zwischen der Aluminium-Pufferschicht und der Gold-Abdeckschicht bildet. Dabei wird durch die Abdeckschicht aus Gold gleichzeitig die Oberfläche des Aluminiums veredelt, zumal Aluminium dazu neigt, durch Oxidation zu Verspröden.
  • Eine weitere Veredelungsmöglichkeit in dieser Schichtfolge ist, dass eine Metallfolge aus Kupfer-Aluminium-Titan-Palladium und/oder deren Legierungen als Materialfolge für Chipträger, Pufferschicht und Abdeckschicht vorgesehen wird. Auch hier bildet das Titan wiederum eine haftvermittelnde Schicht zwischen Palladium als Abdeckschicht und Aluminium als Pufferschichtmaterial. Weiterhin ist es vorzugsweise vorgesehen, die Materialfolge aus Chipträger, Pufferschicht und Abdeckschicht durch eine Metallfolge von Kupfer-Silber-Titan- Gold zu verwirklichen, oder eine Kupfer-Silber-Titan-Platin bzw. eine Kupfer-Silber-Titan-Palladium Schichtfolge aufzubauen.
  • Anstelle des hier in diesen Schichtfolgen haftvermittelnden Titans zwischen der weichen Pufferschicht aus Silber und der veredelnden Abdeckschicht aus Gold, Platin oder Palladium kann auch als haftvermittelnde Schicht eine Schicht aus Chrom eingesetzt werden. Denn auch Chrom entwickelt diese haftvermittelnden Eigenschaften zwischen den einzelnen Metallfolgen.
  • Ein Verfahren zur Herstellung eines Halbleiterbauteils mit einem Halbleiterchip in Flachleiterrahmentechnik, weist die nachfolgenden Verfahrensschritte auf. Zunächst wird ein Flachleiterrahmen mit Halbleiterbauteilpositionen hergestellt, wobei in den Halbleiterbauteilpositionen Chipträger mit Chipanschlussflächen angeordnet sind. Anschließend wird eine metallische Pufferschicht auf die Chipanschlussflächen des Flachleiterrahmens aufgebracht. Auf diese Pufferschicht wird eine Abdeckschicht aufgebracht, die eine stoffschlüssige Verbindung zu dem Halbleiterchip ermöglicht. Nachdem in dieser Weise der Flachleiterrahmen und insbesondere die Chipanschlussfläche des Chipträgers präpariert sind, werden Halbleiterchips hergestellt und der Flachleiterrahmen mit den Halbleiterchips in den Halbleiterbauteilpositionen unter Fixieren der Rückseiten der Halbleiterchips auf der Abdeckschicht hergestellt.
  • Danach erfolgt noch ein elektrisches Verbinden von Kontaktflächen des Halbleiterchips über Verbindungselemente mit Kontaktanschlussflächen auf Innenflachleitern des Flachleiterrahmens. Danach werden die Halbleiterchips in den Halbleiterchippositionen und die Verbindungselemente und mindestens teilweise der Flachleiterrahmen in einer Kunststoffgehäusemasse eingepackt. Abschließend kann dann der Flachleiterrahmen in einzelne Halbleiterbauteile aufgetrennt werden.
  • Dieses Verfahren hat den Vorteil, dass dabei Halbleiterbauteile entstehen, die eine verbesserte Temperatur-Zyklen-Robustheit aufweisen. Die verbesserte Temperatur-Zyklen-Robustheit basiert einerseits auf der Pufferschicht und andererseits auf der über der Pufferschicht abgeschiedenen Abdeckschicht, die gewährleistet, dass die nachfolgende Verbindungsschicht zwischen der Rückseite des Halbleiterchips und der Abdeckschicht eine optimale mechanische Fixierung des Halbleiterchips auf der Chipanschlussfläche des Chipträgers gewährleistet.
  • In einem bevorzugten Durchführungsbeispiel des Verfahrens erfolgt das Aufbringen einer metallischen Pufferschicht und/oder einer Haftvermittlungsschicht und/oder einer Abdeckschicht auf die Chipanschlussflächen des Flachleiterrahmens mittels physikalischer Abscheidetechnik aus der Gasphase. Dazu werden die Bereiche des Flachleiterahmens mit einer Schutzschicht abgedeckt, die nicht in einer derartigen Pufferschicht und einer derartigen Abdeckschicht und/oder einer derartigen Haftvermittlungsschicht zu beschichten sind.
  • Das Aufbringen einer metallischen Pufferschicht und/oder einer Haftvermittlungsschicht und/oder einer Abdeckschicht auf die Chipanschlussflächen des Flachleiterrahmens können auch mittels chemischer Abscheidetechnik aus der Gasphase erfolgen. Dabei werden metallorganische Verbindungen eingesetzt, die bei entsprechender Reaktionsatmosphäre und Reaktionstemperatur während des Abscheidevorgangs in Metalle und organische Restbestandteile zerfallen, wobei die Metalle auf der Oberseite des Flachleiterrahmens abgeschieden werden, während die organischen Restbestandteile gasförmig abgeführt werden.
  • Grundsätzlich kann das Aufbringen einer metallischen Pufferschicht und/oder einer Haftvermittlungsschicht und/oder einer Abdeckschicht auf die Chipanschlussflächen des Flachleiterrahmens auch mittels chemischer oder galvanischer Abscheidetechnik aus der Flüssigphase erfolgen. Auch dazu werden die nicht zu beschichtenden Flächen des Flachleiterrahmens vor dem Aufbringen einer Pufferschicht und/oder einer Haftvermittlungsschicht und/oder Abdeckschicht mit einer Schutzschicht versehen.
  • Das elektrische Verbinden von Kontaktflächen auf den Oberseiten der Halbleiterchips zu Kontaktanschlussflächen auf Innenflachleitern des Flachleiterrahmens erfolgt vorzugsweise mittels Bondtechnik von Bonddrähten.
  • Bei einer weiteren bevorzugten Durchführungsvariante des Verfahrens bleiben die Unterseiten der Innenflachleiter nach dem Aufbringen der Kunststoffgehäusemasse frei zugänglich und werden mit einer Außenkontaktschicht für eine Oberflächenmontage versehen. Das gleiche gilt für den Chipträger auch dessen Unterseite bleibt frei von Kunststoffgehäusemasse und kann mit einer Schutzschicht für eine Oberflächenmontage versehen werden, so dass ein kompaktes, oberflächenmontierbares Bauelement entsteht. Zusammenfassend ist festzustellen, dass durch die Integration einer Pufferschicht aus beispielsweise Aluminium oder Silber, in die Oberflächenmetallisierung des Chipträgers eine verbesserte Temperatur-Zyklen-Robustheit für Halbleiterbauelemente erreicht wird.
  • Gleichzeitig wird gewährleistet, dass der Laststrom über die großflächige Rückseite des Halbleiterchips geführt werden kann, da die Pufferschicht aus elektrisch leitfähigem Material besteht. Dadurch wird gleichzeitig ein niederohmiger Siliziummetallkontakt zu dem Chipträger erhalten. Außerdem wird dadurch eine deutliche Trennung zwischen der Pufferfunktion der weichen Metalle auf dem Chipträger und der Abdeckfunktion, sei es zur Veredelung der Oberfläche dieser Pufferschicht oder sei es zur besseren Lötbarkeit zum Silizium hin, erreicht.
    •
  • Die Erfindung wird nun anhand der beigefügten Figuren näher erläutert.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil, einer ersten Ausführungsform der Erfindung;
  • 2 bis 10 zeigen Prinzipskizzen zur Herstellung eines Halbleiterbauteils gemäß 1;
  • 2 zeigt einen schematischen Querschnitt durch eine Halbleiterchipposition eines Flachleiterrahmens;
  • 3 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 2, nach Aufbringen einer Pufferschicht und einer Haftvermittlungsschicht;
  • 4 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 3, nach Aufbringen einer Abdeckschicht;
  • 5 zeigt eine schematische Draufsicht auf die Halbleiterchippositionen gemäß 4;
  • 6 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 4, nach Aufbringen eines Halbleiterchips;
  • 7 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 6, nach Anbringen von Verbindungselementen;
  • 8 zeigt einen schematischen Querschnitt durch die Halbleiterchipposition gemäß 7, nach Verpacken der Bauteilkomponenten in eine Kunststoffgehäusemasse;
  • 9 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil gemäß 8, nach Aufbringen von Außenkontaktschichten auf die Außenflachleiter;
  • 10 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil einer zweiten Ausführungsform der Erfindung;
  • 11 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß dem Stand der Technik.
  • 1 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 1, einer ersten Ausführungsform der Erfindung. Das Halbleiterbauteil 1 ist in Flachleitertechnik aufgebaut und weist Teile eines Flachleiterrahmens 9 auf. Diese Teile umfassen Innenflachleiter 15 und einen Chipträger 8 aus einer Kupferlegierung. Der Chipträger 8 weist eine Chipanschluss fläche 4 auf, die mit einer Pufferschicht 5 aus einem duktilen weichen Metall bedeckt ist und eine hohe spezifische elektrische Leitfähigkeit aufweist. Auf der Pufferschicht 5 ist eine Haftvermittlungsschicht 7 angeordnet, die Titan oder Chrom aufweist, und auf dieser Haftvermittlungsschicht 7 ist eine Abdeckschicht 6 angeordnet, welche eine stoffschlüssige Verbindung mit der Verbindungsschicht 25 eingeht, die ihrerseits stoffschlüssig die Rückseite 11 des Halbleiterchips 3 auf dieser Schichtkombination aus Pufferschicht, Haftvermittlungsschicht und Abdeckschicht verbindet.
  • Der Halbleiterchip weist auf seiner aktiven Oberseite 29 Kontaktflächen 12 auf, die über Verbindungselemente 13 mit den Innenflachleitern 15 des Flachleiterrahmens 9 verbunden sind, wobei auf den Oberseiten der Innenflachleiter 15 Kontaktanschlussflächen 14 angeordnet sind, welche mit den Verbindungselementen 13 elektrisch verbunden sind. Diese unterschiedlichen Komponenten des Halbleiterbauteils 1 sind in eine Kunststoffgehäusemasse 16 eingebettet, welche die Unterseiten 17 der Innenflachleiter 15 freilässt, so dass sie Außenflachleiter 28 bilden können und von einer Außenkontaktschicht 18 bedeckt werden können, die eine Oberflächenmontage des Halbleiterbauteils 1 ermöglichen.
  • Die 2 bis 10 zeigen Prinzipskizzen zur Herstellung eines Halbleiterbauteils 1 gemäß 1.
  • 2 zeigt einen schematischen Querschnitt durch eine Halbleiterbauteilposition 10 eines Flachleiterrahmens 9. Der Flachleiterrahmen 9 weist an den Randseiten dieser Halbleiterchipposition 10 Innenflachleiter 15 auf, mit einer Unterseite 17, die später als oberflächenmontierbarer Außenflachleiter 28 genutzt werden kann. Außerdem weisen die Halblei terchippositionen 10 in ihrem Zentrum einen Chipträger 8 auf, der eine Chipanschlussfläche 4, für das Aufbringen der Rückseite eines Halbleiterchips, bereit hält.
  • 3 zeigt einen schematischen Querschnitt durch die Halbleiterbauteilposition 10 gemäß 2, nach Aufbringen einer Pufferschicht 5 und einer Haftvermittlungsschicht 7 auf die Chipanschlussfläche 4 des Chipträgers 8. Dabei ist die Pufferschicht 5 aus einem weichen Metall, wie Silber oder Aluminium aufgebaut, während die Haftvermittlungsschicht 7 Chrom oder Titan aufweist.
  • 4 zeigt einen schematischen Querschnitt durch die Halbleiterbauteilposition 10 gemäß 3, nach Aufbringen einer Abdeckschicht 6. Diese Abdeckschicht 6 bedeckt die Pufferschicht 5 mit der Haftvermittlungsschicht 7 und bildet auf den Innenflachleitern 15 Kontaktanschlussflächen aus. Diese Abdeckschicht 6 ist aus einem gut lötbaren und gut bondbaren Material aufgebaut. Vorzugsweise weist die Abdeckschicht 6 Kupfer, Nickel, Silber oder die Edelmetalle Gold, Palladium und/oder Platin auf.
  • 5 zeigt eine schematische Draufsicht auf die Halbleiterbauteilposition 10 gemäß 4. Dabei wird deutlich, dass der Chipträger 8 von einer Vielzahl von Innenflachleitern 15 umgeben wird und an jeder Ecke des Chipträgers 8 von einem der Innenflachleiter 15 in Position gehalten wird. Auf jedem dieser Innenflachleiter 15 ist eine Kontaktanschlussfläche 14 für die Verbindung zu entsprechenden Kontaktflächen auf der Oberseite des noch aufzubringenden Halbleiterchips vorgesehen. Eine gestrichelte Linie 27 zeigt die Kontur 26 einer aufzubringenden Kunststoffgehäusemasse.
  • Der zentrale Chipträger 8 weist eine Chipanschlussfläche 4 auf, die mindestens eine Pufferschicht 5 unmittelbar auf der Oberseite des Chipträgers 8 aufweist und eine Abdeckschicht 6, die mit der Rückseite des aufzubringenden Halbleiterchips stoffschlüssig verbunden werden soll. Dazu ist Voraussetzung für die Abdeckschicht 6, dass sie eine gute Adhäsion zu den zu verbindenden Materialien und einer Verbindungsschicht zwischen dem aufzubringenden Halbleiterchips und der Abdeckschicht ermöglicht.
  • 6 zeigt einen schematischen Querschnitt durch die Halbleiterbauteilposition gemäß 4, nach Aufbringen eines Halbleiterchips 3 auf die Abdeckschicht 6, wobei zwischen der Rückseite 11 des Halbleiterchips 3 und der Abdeckschicht 6 eine Verbindungsschicht 25 angeordnet sein kann. Während der Strom durch das Halbleiterbauteil auf der Rückseite über den Chipträger 8 geführt werden kann, wird die aktive Oberseite 29 des Halbleiterchips 3 über entsprechende Kontaktflächen 12 angeschlossen.
  • 7 zeigt dazu einen schematischen Querschnitt durch die Halbleiterbauteilposition 10 gemäß 6, nach Anbringen von Verbindungselementen 13 zwischen den Kontaktflächen 12 auf der aktiven Oberseite 29 des Halbleiterchips 3 und entsprechenden Kontaktanschlussflächen 14 auf den Innenflachleitern 15 des Flachleiterrahmens 9.
  • 8 zeigt einen schematischen Querschnitt durch die Halbleiterbauteilposition 10 gemäß 7, nach Verpacken der Bauteilkomponenten in eine Kunststoffgehäusemasse 16. Dabei bleiben die Unterseiten 17 der Innenflachleiter 15 frei von Kunststoffgehäusemasse 16, ebenso bleibt die Unterseite 17 des Chipträgers 8 frei von einer derartigen Kunststoffgehäu semasse 16, so dass diese Unterseiten oberflächenmontierbare Außenflachleiter 28 bilden können.
  • 9 zeigt einen schematischen Querschnitt durch das Halbleiterbauteil 1 gemäß 8, nach Aufbringen von Außenkontaktschichten 18 auf die Außenflachleiter 28. Damit wird ein Halbleiterbauteil 1 realisiert, das oberflächenmontierbar ist und einen großflächigen zentralen Außenkontakt auf der Unterseite 17 des durch den Chipträger 8 ausbildet.
  • 10 zeigt einen schematischen Querschnitt durch ein Halbleiterbauteil 2, einer zweiten Ausführungsform der Erfindung. Komponenten mit gleichen Funktionen wie in den vorhergehenden Figuren werden mit gleichen Bezugszeichen gekennzeichnet und nicht extra erörtert. Der Unterschied dieser zweiten Ausführungsform der Erfindung zu der ersten Ausführungsform der Erfindung gemäß 1 bzw. 9 besteht darin, das sowohl die Innenflachleiter 15, als auch der Chipträger 8 vollständig in Kunststoffgehäusemasse 16 eingebettet sind. Lediglich die Außenflachleiter 28 ragen aus der Kunststoffgehäusemasse 16 heraus. Über diese herausragenden Außenflachleiter 28 können sowohl der Chipträger 8 als auch die Innenflachleiter 15 elektrisch mit einer übergeordneten Schaltungsplatine verbunden werden.
  • 11 zeigt wie oben bereits beschrieben einen schematischen Querschnitt durch ein Halbleiterbauteil gemäß dem Stand der Technik.
    • 1
    Halbleiterbauteil (1. Ausführungsform)
    2
    Halbleiterbauteil (2. Ausführungsform)
    3
    Halbleiterchip
    4
    Chipanschlussfläche
    5
    Pufferschicht
    6
    Abdeckschicht
    7
    Haftvermittlungsschicht
    8
    Chipträger
    9
    Flachleiterrahmen
    10
    Halbleiterchipposition
    11
    Rückseite des Halbleiterchips
    12
    Kontaktfläche
    13
    Verbindungselement
    14
    Kontaktanschlussfläche
    15
    Innenflachleiter
    16
    Kunststoffgehäusemasse
    17
    Unterseite der Innenflachleiter
    18
    Außenkontaktschicht
    20
    Halbleiterbauteil gemäß Stand der Technik
    21
    kritische Zone
    22
    kritische Zone
    23
    Mikroriss
    24
    Mikroriss
    25
    Verbindungsschicht
    26
    Kontur der Kunststoffgehäusemasse
    27
    gestrichelte Linie
    28
    Außenflachleiter
    29
    aktiven Oberseite des Halbleiterchips

Claims (26)

  1. Halbleiterbauteil mit Halbleiterchip (3) in Flachleiterrahmentechnik, wobei der Halbleiterchip (3) auf einer Chipanschlussfläche (4) eines Chipträgers fixiert ist, und auf der Chipanschlussfläche (4) eine metallische Pufferschicht (5) und auf der Pufferschicht (5) eine mit der Rückseite des Halbleiterchips (3) stoffschlüssig verbindbare Abdeckschicht (6) angeordnet ist.
  2. Halbleiterbauteil nach Anspruch 1, dadurch gekennzeichnet, dass zwischen der Pufferschicht (5) und der Abdeckschicht (6) eine haftvermittelnde Metallschicht (7) angeordnet ist.
  3. Halbleiterbauteil nach Anspruch 1 oder Anspruch 2, dadurch gekennzeichnet, dass die Abdeckschicht (6) eine lötbare Kupferschicht aufweist.
  4. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckschicht (6) eine diffusionshemmende Nickelschicht aufweist.
  5. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckschicht (6) eine lötbare Silberschicht aufweist.
  6. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Abdeckschicht (6) eine mit Silizium eutektisch legierbare Goldschicht aufweist.
  7. Halbleiterbauteil nach Anspruch 3, dadurch gekennzeichnet, dass die Abdeckschicht (6) eine die Chipanschlussfläche (4) veredelnde Platinschicht aufweist.
  8. Halbleiterbauteil nach einem der Ansprüche 1 bis 6, dadurch gekennzeichnet, dass die Abdeckschicht (6) eine die Chipanschlussfläche (4) veredelnde Palladiumschicht aufweist.
  9. Halbleiterbauteil nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Aluminium-Kupfer und/oder Legierungen derselben aufweist.
  10. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Aluminium-Nickel und/oder Legierungen derselben aufweist.
  11. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Aluminium-Silber und/oder Legierungen derselben aufweist.
  12. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Silber-Nickel und/oder Legierungen derselben aufweist.
  13. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Aluminium-Titan-Gold und/oder Legierungen derselben aufweist.
  14. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Aluminium-Titan-Palladium und/oder Legierungen derselben aufweist.
  15. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Silber-Titan-Gold und/oder Legierungen derselben aufweist.
  16. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Silber-Titan-Platin und/oder Legierungen derselben aufweist.
  17. Halbleiterbauteil nach einem der Ansprüche 1 bis 8, dadurch gekennzeichnet, dass die Materialfolge aus Chipträger (8), Pufferschicht (5) und Abdeckschicht (6) die Metallfolge Kupfer-Silber-Titan-Palladium und/oder Legierungen derselben aufweist.
  18. Halbleiterbauteil nach einem der Ansprüche 13 bis 17, dadurch gekennzeichnet, dass die Materialfolge anstelle von Titan Chrom und/oder Legierungen des Chroms aufweist.
  19. Verfahren zur Herstellung eines Halbleiterbauteils (1) mit Halbleiterchip (3) in Flachleiterrahmentechnik, wobei das Verfahren folgende Verfahrensschritte aufweist: – Herstellen eines Flachleiterrahmens (9) mit Halbleiterbauteilpositionen (10), wobei in den Halbleiterbauteilpositionen (10) Chipträger (8) mit Chipanschlussflächen (4) angeordnet sind; – Aufbringen einer metallischen Pufferschicht (5) auf die Chipanschlussflächen (4) des Flachleiterrahmens (9); – Aufbringen einer mit der Pufferschicht (5) stoffschlüssig verbindbaren Abdeckschicht (6) auf die Chipanschlussflächen (4) des Flachleiterrahmens (9); – Herstellen von Halbleiterchips (3) und Bestücken des Flachleiterrahmens (9) mit den Halbleiterchips (3) in den Halbleiterbauteilpositionen (10) unter Fixieren der Rückseiten (11) der Halbleiterchips (3) auf der Abdeckschicht (6); – elektrisches Verbinden von Kontaktflächen (12) der Halbleiterchips (3) über Verbindungselemente (13) mit Kontaktanschlussflächen (14) auf Innenflachleitern des Flachleiterrahmens (9); – Verpacken der Halbleiterchips (3), der Verbindungselemente (13) und mindestens teilweise des Flachleiterrahmens (9) in einer Kunststoffgehäusemasse (16); – Auftrennen der Halbleiterbauteilpositionen (10) des Flachleiterrahmens (9) in einzelne Halbleiterbauteile (1).
  20. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Aufbringen einer metallischen Pufferschicht (5) und/oder einer Haftvermittlungsschicht (7) und/oder einer Abdeckschicht (6) auf die Chipanschlussflächen (4) des Flachleiterrahmens (9) mittels physikalischer Abscheidetechnik aus der Gasphase erfolgt.
  21. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Aufbringen einer metallischen Pufferschicht (6) und/oder einer Abdeckschicht (6) und/oder einer Haftvermittlungsschicht (7) auf die Chipanschlussflächen (4) des Flachleiterrahmens (9) mittels chemischer Abscheidetechnik aus der Gasphase erfolgt.
  22. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass das Aufbringen einer metallischen Pufferschicht (5) und/oder einer Haftvermittlungsschicht (7) und/oder einer Abdeckschicht (6) auf die Chipanschlussflächen (4) des Flachleiterrahmens (9) mittels chemischer oder galvanischer Abscheidetechnik aus der Flüssigphase erfolgt.
  23. Verfahren nach Anspruch 19, dadurch gekennzeichnet, dass die nicht zu beschichtenden Flächen des Flachleiterrahmens (9) vor dem Aufbringen einer Pufferschicht (5) mit einer Schutzschicht versehen werden.
  24. Verfahren nach einem der Ansprüche 19 bis 23, dadurch gekennzeichnet, dass das elektrische Verbinden von Kontaktflächen (12) der Halbleiterchips (3) mit Kontaktanschlussflächen (13) auf Innenflachleitern mittels Bondtechnik über Bonddrähte erfolgt.
  25. Verfahren nach einem der Ansprüche 19 bis 24, dadurch gekennzeichnet, dass die Unterseiten (17) der Innenflachleiter (15) nach dem Aufbringen der Kunststoffgehäusemasse (16) frei zugänglich sind und mit einer Außenkontaktschicht (18) für eine Oberflächenmontage versehen werden.
  26. Verfahren nach einem der Ansprüche 19 bis 25, dadurch gekennzeichnet, dass zwischen der Pufferschicht (5) und der Abdeckschicht (6) eine Haftvermittlungsschicht (7), die Titan oder Chrom oder Legierungen derselben aufweist, abgeschieden wird.
DE102005051811A 2005-10-27 2005-10-27 Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben Ceased DE102005051811A1 (de)

Priority Applications (1)

Application Number Priority Date Filing Date Title
DE102005051811A DE102005051811A1 (de) 2005-10-27 2005-10-27 Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102005051811A DE102005051811A1 (de) 2005-10-27 2005-10-27 Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben

Publications (1)

Publication Number Publication Date
DE102005051811A1 true DE102005051811A1 (de) 2007-05-03

Family

ID=37912750

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102005051811A Ceased DE102005051811A1 (de) 2005-10-27 2005-10-27 Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben

Country Status (1)

Country Link
DE (1) DE102005051811A1 (de)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
US10475761B2 (en) 2011-12-01 2019-11-12 Infineon Technologies Ag Method for producing electronic device with multi-layer contact

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4872047A (en) * 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
US4929516A (en) * 1985-03-14 1990-05-29 Olin Corporation Semiconductor die attach system
US5654586A (en) * 1993-05-07 1997-08-05 Siemens Aktiengesellschaft Power semiconductor component having a buffer layer
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
US20030001246A1 (en) * 1997-05-15 2003-01-02 Tandy Patrick W. Compression layer on the leadframe to reduce stress defects
DE10339462A1 (de) * 2003-08-27 2005-03-31 Infineon Technologies Ag Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4929516A (en) * 1985-03-14 1990-05-29 Olin Corporation Semiconductor die attach system
US4872047A (en) * 1986-11-07 1989-10-03 Olin Corporation Semiconductor die attach system
US5654586A (en) * 1993-05-07 1997-08-05 Siemens Aktiengesellschaft Power semiconductor component having a buffer layer
US20030001246A1 (en) * 1997-05-15 2003-01-02 Tandy Patrick W. Compression layer on the leadframe to reduce stress defects
DE10103294C1 (de) * 2001-01-25 2002-10-31 Siemens Ag Träger mit einer Metallfläche und mindestens ein darauf angeordneter Chip, insbesondere Leistungshalbleiter
DE10339462A1 (de) * 2003-08-27 2005-03-31 Infineon Technologies Ag Verfahren zum Befestigen eines Anschlussbügels /-beins an einem Halbleiterchip

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10475761B2 (en) 2011-12-01 2019-11-12 Infineon Technologies Ag Method for producing electronic device with multi-layer contact
US11842975B2 (en) 2011-12-01 2023-12-12 Infineon Technologies Ag Electronic device with multi-layer contact and system
DE102017119344A1 (de) * 2017-08-24 2019-02-28 Osram Opto Semiconductors Gmbh Träger und Bauteil mit Pufferschicht sowie Verfahren zur Herstellung eines Bauteils
US11450794B2 (en) 2017-08-24 2022-09-20 Osram Oled Gmbh Carrier and component with a buffer layer, and method for producing a component

Similar Documents

Publication Publication Date Title
DE102005039478B4 (de) Leistungshalbleiterbauteil mit Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE69032879T2 (de) Verbindungsverfahren für Halbleiterpackung und Verbindungsdrähte für Halbleiterpackung
DE69414929T2 (de) Leiterrahmen für eine integrierte Schaltungsanordnung
DE102005028951B4 (de) Anordnung zur elektrischen Verbindung einer Halbleiter-Schaltungsanordnung mit einer äusseren Kontakteinrichtung
DE102005049687B4 (de) Leistungshalbleiterbauteil in Flachleitertechnik mit vertikalem Strompfad und Verfahren zur Herstellung
DE102009045181B4 (de) Leistungshalbleitermodul
DE19743767B4 (de) Verfahren zum Herstellen eines Halbleiterchip-Gehäuses mit einem Halbleiterchip für Oberflächenmontage sowie ein daraus hergestelltes Halbleiterchip-Gehäuse mit Halbleiterchip
DE102006022254B4 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten, Anordnung für eine Mehrzahl von Halbleiterbauteilen und Verfahren zur Herstellung von Halbleiterbauteilen
DE102006015447B4 (de) Leistungshalbleiterbauelement mit einem Leistungshalbleiterchip und Verfahren zur Herstellung desselben
DE102012111654B4 (de) Verfahren zur Herstellung eines elektronischen Bauelements
DE102007018914B4 (de) Halbleiterbauelement mit einem Halbleiterchipstapel und Verfahren zur Herstellung desselben
DE69834768T2 (de) Universelle Oberflächenendbeschichtung für DCA, SMT und Kontaktfläche-auf-Kontaktfläche-Zwischenverbindungen
DE102005047856A1 (de) Halbleiterbauteil mit in Kunststoffgehäusemasse eingebetteten Halbleiterbauteilkomponenten
DE69127910T2 (de) Halbleiteranordnung mit einem Träger, Verfahren zu seiner Herstellung, und Verfahren zum Herstellen des Trägers
DE102015104518B3 (de) Verfahren zur Herstellung einer Schaltungsträgeranordnung mit einem Träger, der eine durch ein Aluminium-Siliziumkarbid-Metallmatrixkompositmaterial gebildete Oberfläche aufweist
DE102005052563A1 (de) Halbleiterchip, Halbleiterbauteil und Verfahren zu deren Herstellung
DE102007036841B4 (de) Halbleiterbauteil mit Halbleiterchip und Verfahren zu dessen Herstellung
DE112012006812T5 (de) Elektronische Komponente und Fertigungsverfahren für elektronische Komponente
DE102006023998B4 (de) Elektronische Schaltungsanordnung und Verfahren zur Herstellung einer solchen
EP1595287B1 (de) Elektronisches bauteil mit halbleiterchip und verfahren zur herstellung desselben
DE102005044510B4 (de) Halbleiterbauteil mit Vorderseitenmetallisierung sowie Verfahren zu dessen Herstellung und Leistungsdiode
DE10124141B4 (de) Verbindungseinrichtung für eine elektronische Schaltungsanordnung und Schaltungsanordnung
DE102008028942A1 (de) Halbleiterbauelement
WO2024110246A1 (de) Verfahren zum herstellen eines elektronischen bauelements
DE102005051811A1 (de) Halbleiterbauteil mit Halbleiterchip in Flachleiterrahmentechnik und Verfahren zur Herstellung desselben

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8131 Rejection