JPH0345837B2 - - Google Patents
Info
- Publication number
- JPH0345837B2 JPH0345837B2 JP57150925A JP15092582A JPH0345837B2 JP H0345837 B2 JPH0345837 B2 JP H0345837B2 JP 57150925 A JP57150925 A JP 57150925A JP 15092582 A JP15092582 A JP 15092582A JP H0345837 B2 JPH0345837 B2 JP H0345837B2
- Authority
- JP
- Japan
- Prior art keywords
- clock
- display
- crt
- specifications
- crt monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired
Links
- 102100029968 Calreticulin Human genes 0.000 description 47
- 238000010586 diagram Methods 0.000 description 9
- 101100061460 Caenorhabditis elegans crtc-1 gene Proteins 0.000 description 7
- 102100040775 CREB-regulated transcription coactivator 1 Human genes 0.000 description 6
- 101000891939 Homo sapiens CREB-regulated transcription coactivator 1 Proteins 0.000 description 6
- 101100326671 Homo sapiens CALR gene Proteins 0.000 description 3
- 239000013256 coordination polymer Substances 0.000 description 2
- 230000002730 additional effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 230000000644 propagated effect Effects 0.000 description 1
Landscapes
- Controls And Circuits For Display Device (AREA)
Description
【発明の詳細な説明】
〔発明の技術分野〕
本発明は表示モニタ仕様に合致させる表示制御
装置に関する。
装置に関する。
CRTデイスプレイ装置は通常、第１図に示す
如く構成される。図において、１はCRTデイス
プレイ装置のコントローラ（以下、CRTCと称す
る）である。CRTC１は基本クロツク発生部
（CG２）より出力される制御クロツクＣにより
CRTモニタ４の制御信号である水平同期信号
（HSYNC）及び垂直同期信号（VSYNC）を出
力し、それと同期してリフレツシユメモリ３に対
しリフレツシユメモリアドレス（MA）を出力す
る。リフレツシユメモリ３は表示データを格納し
ており、上記リフレツシユメモリアドレスに従い
読出された表示データは映像信号に変換され、
CRTモニタ４へ供給される。CRTモニタ４は上
記CRTC１より同期信号（HSYNC.VSYNC）を
得ると共にリフレツシユメモリ３を中心とする映
像信号発生部より映像信号（VIDEO）を受信し、
CRT表示画面上に所望とするデータを表示する。
如く構成される。図において、１はCRTデイス
プレイ装置のコントローラ（以下、CRTCと称す
る）である。CRTC１は基本クロツク発生部
（CG２）より出力される制御クロツクＣにより
CRTモニタ４の制御信号である水平同期信号
（HSYNC）及び垂直同期信号（VSYNC）を出
力し、それと同期してリフレツシユメモリ３に対
しリフレツシユメモリアドレス（MA）を出力す
る。リフレツシユメモリ３は表示データを格納し
ており、上記リフレツシユメモリアドレスに従い
読出された表示データは映像信号に変換され、
CRTモニタ４へ供給される。CRTモニタ４は上
記CRTC１より同期信号（HSYNC.VSYNC）を
得ると共にリフレツシユメモリ３を中心とする映
像信号発生部より映像信号（VIDEO）を受信し、
CRT表示画面上に所望とするデータを表示する。
以上が一般的なCRTデイスプレイ装置の構成
であるが、基本クロツク発生部２より出力される
制御クロツクの周波数及びCRTC１の動作は全て
CRTモニタ４の仕様により制限を受ける場合が
多い。CRTモニタをCRTC仕様に合わせて設計
していた際には問題とはならなかつたが、安価な
CRTモニタの標準品があつて、これに基づいて
CRTCを設計するのが最近の特徴である。
であるが、基本クロツク発生部２より出力される
制御クロツクの周波数及びCRTC１の動作は全て
CRTモニタ４の仕様により制限を受ける場合が
多い。CRTモニタをCRTC仕様に合わせて設計
していた際には問題とはならなかつたが、安価な
CRTモニタの標準品があつて、これに基づいて
CRTCを設計するのが最近の特徴である。
第２図に示すタイミングチヤートをCRTモニ
タ４の水平タイミング仕様としたときのCRTC１
の動作仕様を第３図に示す。第２図にて示される
thwはCRTモニタの基本仕様である。水平周波
数がhで示されるとき、１／hで決まる水平周
期である。thpは水平同期信号パルス幅、thbは水
平バツクポーチ幅、thvは水平表示期間、thfは水
平フロントポーチ幅である。以上はCRTモニタ
４の水平方向仕様であり、CRTC１を設計するに
あたり、それぞれの値に適合する様にパラメータ
設定しないと正しい表示が得られないことにな
る。
タ４の水平タイミング仕様としたときのCRTC１
の動作仕様を第３図に示す。第２図にて示される
thwはCRTモニタの基本仕様である。水平周波
数がhで示されるとき、１／hで決まる水平周
期である。thpは水平同期信号パルス幅、thbは水
平バツクポーチ幅、thvは水平表示期間、thfは水
平フロントポーチ幅である。以上はCRTモニタ
４の水平方向仕様であり、CRTC１を設計するに
あたり、それぞれの値に適合する様にパラメータ
設定しないと正しい表示が得られないことにな
る。
第３図は第１図に示したCRTコントローラ１
より出力される水平同期信号を波形Ａとし、映像
信号出力を波形Ｂとして示したものである。図
中、CT，CPの如く頭にＣがついているものは、
CRTC１が基本クロツク発生部２より出力される
制御クロツクを基本として動作しているため、初
期設定するにあたり、制御クロツクＣの周期で何
カウント分という様にクロツク数で設定するため
である。従つて、CTはＣの周期のＴ倍の時間を
示している。
より出力される水平同期信号を波形Ａとし、映像
信号出力を波形Ｂとして示したものである。図
中、CT，CPの如く頭にＣがついているものは、
CRTC１が基本クロツク発生部２より出力される
制御クロツクを基本として動作しているため、初
期設定するにあたり、制御クロツクＣの周期で何
カウント分という様にクロツク数で設定するため
である。従つて、CTはＣの周期のＴ倍の時間を
示している。
ところでthw＝CT，thp＝CP，thb＝CB，thv
＝CH，thf＝CFであれば何等支障はない。しか
しながら通常はCRTモニタを特別仕様としない
限り一致しないことが多い。これは、Ｃで示され
る固定数と変数Ｔ，Ｐ，Ｂ，Ｈ，Ｆの組合せにて
値が設定されるためであつて、特に変数Ｔ〜Ｆに
ついては整数という制限があるからである。
＝CH，thf＝CFであれば何等支障はない。しか
しながら通常はCRTモニタを特別仕様としない
限り一致しないことが多い。これは、Ｃで示され
る固定数と変数Ｔ，Ｐ，Ｂ，Ｈ，Ｆの組合せにて
値が設定されるためであつて、特に変数Ｔ〜Ｆに
ついては整数という制限があるからである。
固定数Ｃは通常次の如くして決まる。
第３図に示すCHは表示期間であり、Ｈとして
通常、表示文字数を設定する。又、Ｃ・Ｈは第２
図に示したthuに一致させる必要があるので、
CH＝thu、よつてＣ＝thu／Ｈ、Ｈは表示文字数
であるため、Ｃは表示期間／表示文字数となり、
いわゆるＣは１文字当りの周期となる。
通常、表示文字数を設定する。又、Ｃ・Ｈは第２
図に示したthuに一致させる必要があるので、
CH＝thu、よつてＣ＝thu／Ｈ、Ｈは表示文字数
であるため、Ｃは表示期間／表示文字数となり、
いわゆるＣは１文字当りの周期となる。
上述した様にＣの１文字当りの周期が決まり、
従つて制御クロツク周波数Cは１／Ｃにて決ま
る。
従つて制御クロツク周波数Cは１／Ｃにて決ま
る。
以上の様にまず固定値Ｃが決まり、変数Ｔ〜Ｆが
整数で他のＣ・Ｐ，Ｃ・Ｂ，Ｃ・Ｆとそれぞれ
thp，thb，thfに一致させることは非常に難しく
なるわけである。
整数で他のＣ・Ｐ，Ｃ・Ｂ，Ｃ・Ｆとそれぞれ
thp，thb，thfに一致させることは非常に難しく
なるわけである。
しかしながら、これらの数値が全て合致しない
とCRTモニタとしては表示不可能、もしくは正
しい位置、正しい画質で表示できなくなるといつ
た欠点を有していた。
とCRTモニタとしては表示不可能、もしくは正
しい位置、正しい画質で表示できなくなるといつ
た欠点を有していた。
本発明は上記欠点に鑑みてなされたものであ
り、CRTモニタの仕様に完全に合致し得る表示
制御装置を提供することを目的とし、合わせて表
示仕様の異るデイスプレイ装置間において同一の
CRTモニタを使用し得る表示制御装置を提供す
ることも他の目的とする。
り、CRTモニタの仕様に完全に合致し得る表示
制御装置を提供することを目的とし、合わせて表
示仕様の異るデイスプレイ装置間において同一の
CRTモニタを使用し得る表示制御装置を提供す
ることも他の目的とする。
〔発明の概要〕
本発明は基本クロツクを１種類に限定せず数種
類用意し、必要に応じ切換え最終的にCRTモニ
タの仕様に合致させる様に構成したものである。
類用意し、必要に応じ切換え最終的にCRTモニ
タの仕様に合致させる様に構成したものである。
このことにより、標準品として出廻つている安
価なCRTモニタを正しい位置に、且つ高画質で
表示させることが出来ると共に、同一のモニタを
複数のデイスプレイコントローラで共有したり、
重ね合せ表示を実現したりすることができる。
価なCRTモニタを正しい位置に、且つ高画質で
表示させることが出来ると共に、同一のモニタを
複数のデイスプレイコントローラで共有したり、
重ね合せ表示を実現したりすることができる。
以下、第４図以降を使用して本発明に関し詳述
する。
する。
第４図は本発明の実施例を示すブロツク図であ
る。図中、第１図と同一番号の付されたあるブロ
ツクは第１図の同等の機能・名称を持つため、こ
こでの説明は重複を避ける意味で省略する。
る。図中、第１図と同一番号の付されたあるブロ
ツクは第１図の同等の機能・名称を持つため、こ
こでの説明は重複を避ける意味で省略する。
図において、２１はクロツク発生部である。ク
ロツク発生部２１は異つた周期を持つた複数のク
ロツクC1〜C4をライン群CLを介して供給する。
２２はクロツク制御部である。クロツク制御部２
２はCRTコントローラ１による指示の下、クロ
ツク制御に必要なデータもしくはトリガをかけ
る。具体的には、ラインCSELを介して後述する
セレクタ２３の選択条件を決定する。
ロツク発生部２１は異つた周期を持つた複数のク
ロツクC1〜C4をライン群CLを介して供給する。
２２はクロツク制御部である。クロツク制御部２
２はCRTコントローラ１による指示の下、クロ
ツク制御に必要なデータもしくはトリガをかけ
る。具体的には、ラインCSELを介して後述する
セレクタ２３の選択条件を決定する。
セレクタ２３はラインCLを介して供給される
複数のクロツクを受けラインCSELを伝播する内
容によりいずれか１個を選択しCRTコントロー
ラ１へ供給する。
複数のクロツクを受けラインCSELを伝播する内
容によりいずれか１個を選択しCRTコントロー
ラ１へ供給する。
尚、クロツク発生部２１よりラインHCを介し
てクロツク制御部２２へ伝播される信号はクロツ
ク制御に必要な最も周期の短かいクロツクであ
る。
てクロツク制御部２２へ伝播される信号はクロツ
ク制御に必要な最も周期の短かいクロツクであ
る。
第５図はクロツク切換えの例を示すタイミング
チヤート、第６図は本発明に実施されたときの
CRTコントローラのタイミング仕様を示す図で
ある。
チヤート、第６図は本発明に実施されたときの
CRTコントローラのタイミング仕様を示す図で
ある。
以下、本発明の動作につき詳細に説明する。
CRTコントローラ１は表示制御の中枢をなす
ものであつて、CRTモニタ４に所望とするデー
タが表示される様、水平同期信号（HSYNC）、
垂直同期信号（USYNC）を発生し、且つ、それ
と同期した形でリフレツシユメモリ３に対しリフ
レツシユメモリアドレスを出力する。リフレツシ
ユメモリ３を中心とする映像信号発生部は上記リ
フレツシユメモリアドレスに従つて映像信号
（VIDEO）を出力する。
ものであつて、CRTモニタ４に所望とするデー
タが表示される様、水平同期信号（HSYNC）、
垂直同期信号（USYNC）を発生し、且つ、それ
と同期した形でリフレツシユメモリ３に対しリフ
レツシユメモリアドレスを出力する。リフレツシ
ユメモリ３を中心とする映像信号発生部は上記リ
フレツシユメモリアドレスに従つて映像信号
（VIDEO）を出力する。
CRTモニタ４は上記同期信号（HSYNC・
USYNC）に従つてリフレツシユメモリ３を介し
て得られる映像信号を表示画面上に表示するわけ
である。
USYNC）に従つてリフレツシユメモリ３を介し
て得られる映像信号を表示画面上に表示するわけ
である。
上記動作の基本となるのは、クロツク発生部２
１より出力される複数種のクロツクとCRTC１内
に設定された規定の数値（パラメータ）である。
このCRTC１内におけるパラメータは従来技術の
欄で説明した如く、基本クロツクとそれぞれの規
定数値を掛け合わせた値がCRTモニタ４の仕様
に一致すれば何等支障はない。しかしながら実際
上、基本クロツクの周期が一定であれば、Ｔ，
Ｐ，Ｂ，Ｈ，Ｆ（整数）の値をいくら設定しても
CRTモニタ４の仕様と一致するものではない。
１より出力される複数種のクロツクとCRTC１内
に設定された規定の数値（パラメータ）である。
このCRTC１内におけるパラメータは従来技術の
欄で説明した如く、基本クロツクとそれぞれの規
定数値を掛け合わせた値がCRTモニタ４の仕様
に一致すれば何等支障はない。しかしながら実際
上、基本クロツクの周期が一定であれば、Ｔ，
Ｐ，Ｂ，Ｈ，Ｆ（整数）の値をいくら設定しても
CRTモニタ４の仕様と一致するものではない。
本発明は、この基本クロツクを１種類に限定せ
ず何種類か用意し、それを必要に応じ初換え
CRTC１へ供給し、最終的にCRTモニタ４の仕
様に一致させようとするものである。
ず何種類か用意し、それを必要に応じ初換え
CRTC１へ供給し、最終的にCRTモニタ４の仕
様に一致させようとするものである。
以下、本発明の動作原理を説明する。
いま、CRTモニタ４仕様のうち、水平タイミ
ング仕様を第２図に示したものと同一とする。
thuの表示期間にＨ桁データ表示しようとすれば、
thu＝C3・Ｈが成立し、Ｈは表示桁数としてまず
数値が決定する。又、C3は上記式よりthu／Ｈと
なつて周期が決まる。
ング仕様を第２図に示したものと同一とする。
thuの表示期間にＨ桁データ表示しようとすれば、
thu＝C3・Ｈが成立し、Ｈは表示桁数としてまず
数値が決定する。又、C3は上記式よりthu／Ｈと
なつて周期が決まる。
次に第６図に示したC1・Ｐの水平同期信号パ
ルス幅は第２図に示したthpと一致しなければな
らない。（thp＝Ｃ・Ｐ）従つて、C1＝thp／Ｐ
（Ｐは整数とする）によりC1の周期を決める。
ルス幅は第２図に示したthpと一致しなければな
らない。（thp＝Ｃ・Ｐ）従つて、C1＝thp／Ｐ
（Ｐは整数とする）によりC1の周期を決める。
以下、同様にC2，C4の周期を決める。
この様にすることでCPTC１をCRTモニタ４
のタイミング仕様に合致させることができる。
のタイミング仕様に合致させることができる。
以下、具体的に第４図の実施例ならびに第５
図、第６図に示したタイミングチヤートを使用し
て実現手段につき詳細に説明する。クロツク発生
部２１ではC1〜C4の周期を持つクロツクをクロ
ツクラインCLにそれぞれ出力している。クロツ
ク制御部２２ではDATとして入力されている
CRTC１データとHSYNC・USYNCで示される
同期信号を基にクロツク切換え信号（CSEL）を
出力し、セレクタ２３を介して、クロツクC1〜
C4のうちの１個を動作クロツクとしてCRTC１へ
供給する。
図、第６図に示したタイミングチヤートを使用し
て実現手段につき詳細に説明する。クロツク発生
部２１ではC1〜C4の周期を持つクロツクをクロ
ツクラインCLにそれぞれ出力している。クロツ
ク制御部２２ではDATとして入力されている
CRTC１データとHSYNC・USYNCで示される
同期信号を基にクロツク切換え信号（CSEL）を
出力し、セレクタ２３を介して、クロツクC1〜
C4のうちの１個を動作クロツクとしてCRTC１へ
供給する。
第５図にタイミングチヤートとしてこのクロツ
ク切換えの一例を示す。図では波形Ｃ〜Ｆのハイ
レベル期間に上記クロツクC1〜C4をそれぞれ有
効とすることを示している。
ク切換えの一例を示す。図では波形Ｃ〜Ｆのハイ
レベル期間に上記クロツクC1〜C4をそれぞれ有
効とすることを示している。
以上の様に構成することで完全にCRTモニタ
４の仕様に合致したCRTC１の設計が可能とな
る。
４の仕様に合致したCRTC１の設計が可能とな
る。
尚、クロツク発生部２１にて周期C1〜C4のパ
ルスを発生させる訳であるが、C1〜C4の関係に
おいてそれぞれが他のクロツクｎ倍もしくは１／
ｎ倍となる様に設定することで兼用すれば更に制
御が単純となり、且つ部品展数が減少することは
いうまでもない。
ルスを発生させる訳であるが、C1〜C4の関係に
おいてそれぞれが他のクロツクｎ倍もしくは１／
ｎ倍となる様に設定することで兼用すれば更に制
御が単純となり、且つ部品展数が減少することは
いうまでもない。
以上、本発明実施例ではCRTモニタを例とし
て述べてきたが、他のデイスプレイデバイス、例
えばプラズマ・液晶等インターフエースがCRT
と類似しているものにも同様に応用することが可
能である。
て述べてきたが、他のデイスプレイデバイス、例
えばプラズマ・液晶等インターフエースがCRT
と類似しているものにも同様に応用することが可
能である。
従来、CRTモニタをデイスプレイ制御装置に
合わせて設計していた際には発生しなかつたこと
であるが、標準品で安価なCRTモニタが市場を
出廻つておりこれに基づきデイスプレイ制御装置
を設計しなければならない最近の状況において、
時としてCRTモニタに完全に仕様を一致させる
ことが出来ず、所望とするデータを正常位置にあ
るいは正常な画質で表示させることができなかつ
たものが、本発明を実施することにより完全に仕
様を合致させることが出来、上記不都合は解消さ
れる。このことにより、同一のCRTモニタを複
数のデイスプレイ制御装置で共有したりあるいは
重ね合せ表示が可能となるといつた派生的効果も
得ることができる。更にCRTモニタの仕様変更
に対しても簡単に応じることができる。
合わせて設計していた際には発生しなかつたこと
であるが、標準品で安価なCRTモニタが市場を
出廻つておりこれに基づきデイスプレイ制御装置
を設計しなければならない最近の状況において、
時としてCRTモニタに完全に仕様を一致させる
ことが出来ず、所望とするデータを正常位置にあ
るいは正常な画質で表示させることができなかつ
たものが、本発明を実施することにより完全に仕
様を合致させることが出来、上記不都合は解消さ
れる。このことにより、同一のCRTモニタを複
数のデイスプレイ制御装置で共有したりあるいは
重ね合せ表示が可能となるといつた派生的効果も
得ることができる。更にCRTモニタの仕様変更
に対しても簡単に応じることができる。
第１図は従来のCRTデイスプレイの構成例を
示すブロツク図、第２図はCRTモニタの水平方
向のタイミング仕様を示す図、第３図はCRTコ
ントローラのタイミング仕様を示す図、第４図は
本発明の実施例を示すブロツク図、第５図は本発
明が実施されることによりなされるクロツク切換
えの一例を示すタイミング図、第６図は本発明が
実施されたときのCRTコントローラのタイミン
グ仕様を示す図である。 １…CRTコントローラ、２１…クロツク発生
部、２２…クロツク制御部、２３…セレクタ。
示すブロツク図、第２図はCRTモニタの水平方
向のタイミング仕様を示す図、第３図はCRTコ
ントローラのタイミング仕様を示す図、第４図は
本発明の実施例を示すブロツク図、第５図は本発
明が実施されることによりなされるクロツク切換
えの一例を示すタイミング図、第６図は本発明が
実施されたときのCRTコントローラのタイミン
グ仕様を示す図である。 １…CRTコントローラ、２１…クロツク発生
部、２２…クロツク制御部、２３…セレクタ。
Claims (1)
- １ 表示コントローラの中にパラメータとして設
定された数値と関連した周波数を持つクロツクを
複数種用意し同時出力する第１の回路と、上記表
示コントローラより水平・垂直同期信号を得、上
記第１の回路より出力される複数のクロツクのう
ちの１個を選択する信号を生成する第２の回路
と、上記第１の回路から出力される複数種のクロ
ツクが供給され、上記第２の回路から出力される
信号によりいずれか１個のクロツクを選択し上記
表示コントローラへ供給する第３の回路とから成
り、表示モニタ仕様に合致した表示コントローラ
を構成することを特徴とする表示制御装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150925A JPS5940693A (ja) | 1982-08-31 | 1982-08-31 | 表示制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP57150925A JPS5940693A (ja) | 1982-08-31 | 1982-08-31 | 表示制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS5940693A JPS5940693A (ja) | 1984-03-06 |
| JPH0345837B2 true JPH0345837B2 (ja) | 1991-07-12 |
Family
ID=15507401
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP57150925A Granted JPS5940693A (ja) | 1982-08-31 | 1982-08-31 | 表示制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS5940693A (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS62251794A (ja) * | 1986-04-25 | 1987-11-02 | セイコーインスツルメンツ株式会社 | 液晶表示装置のインタ−フエ−ス回路 |
-
1982
- 1982-08-31 JP JP57150925A patent/JPS5940693A/ja active Granted
Also Published As
| Publication number | Publication date |
|---|---|
| JPS5940693A (ja) | 1984-03-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR920010445B1 (ko) | 표시 제어 장치 | |
| KR920000455B1 (ko) | 인터페이스 장치 | |
| KR20020062292A (ko) | 단일 수평 주사 범위 ｃｒｔ 모니터 | |
| JPH09258699A (ja) | 液晶表示装置 | |
| US4562402A (en) | Method and apparatus for generating phase locked digital clock signals | |
| US5329290A (en) | Monitor control circuit | |
| JPS58208845A (ja) | 重ね合せ表示方式 | |
| JPH0345837B2 (ja) | ||
| JPH0229691A (ja) | 液晶表示装置 | |
| JP2578996B2 (ja) | 液晶表示装置 | |
| JPS5818743A (ja) | フレームメモリアクセス回路 | |
| JPS6153880A (ja) | 文字画像表示制御装置 | |
| JP2588433B2 (ja) | カラー液晶表示装置の１６色発生回路 | |
| KR930005808B1 (ko) | 화상 시스템 | |
| KR100266164B1 (ko) | 분할된 화면 동기 구현 방법 및 장치(Method for Emboding Sync of Divided Picture and Apparatus thereof) | |
| JPH052877A (ja) | 映像表示メモリアクセス方式 | |
| SU1587573A1 (ru) | Устройство дл отображени графической информации на экране телевизионного индикатора | |
| JP2619648B2 (ja) | カラー画像表示制御装置 | |
| JPS62153893A (ja) | 文字図形表示装置 | |
| JP2540686Y2 (ja) | 液晶表示装置 | |
| JPS5960482A (ja) | Ｃｒｔ装置 | |
| KR19980060010A (ko) | 디이 신호를 동기로 한 제어 신호 생성 회로 | |
| JPS58224382A (ja) | Ｃｒｔ表示用イメ−ジメモリのアクセス回路 | |
| JPS6217792A (ja) | Ｃｒｔ表示装置 | |
| JPH01118885A (ja) | ビデオインターフェイス変換方式 |