JPH0345297U - - Google Patents
Info
- Publication number
- JPH0345297U JPH0345297U JP10220689U JP10220689U JPH0345297U JP H0345297 U JPH0345297 U JP H0345297U JP 10220689 U JP10220689 U JP 10220689U JP 10220689 U JP10220689 U JP 10220689U JP H0345297 U JPH0345297 U JP H0345297U
- Authority
- JP
- Japan
- Prior art keywords
- memory
- cpu
- data
- write
- oscillator
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 1
- 230000003111 delayed effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 5
Landscapes
- Static Random-Access Memory (AREA)
Description
第１図は、この考案の一実施例によるメモリ書
き込み回路を示す図、第２図はこの考案の主要タ
イミングを示す図、第３図は従来のメモリ書き込
み回路を示す図、第４図は第３図の主要タイミン
グを示す図である。 １はＣＰＵ、２は発振器、３はマシンクロツク
、４はアドレス、５は書き込み信号、６はデータ
、７はメモリ、８，１０はデータ、９は遅延回路
である。なお、図中同一符号は同一、又は相当部
分を示す。
き込み回路を示す図、第２図はこの考案の主要タ
イミングを示す図、第３図は従来のメモリ書き込
み回路を示す図、第４図は第３図の主要タイミン
グを示す図である。 １はＣＰＵ、２は発振器、３はマシンクロツク
、４はアドレス、５は書き込み信号、６はデータ
、７はメモリ、８，１０はデータ、９は遅延回路
である。なお、図中同一符号は同一、又は相当部
分を示す。
Claims (1)
- 演算を実行する計算機において、各種の演算及
び制御を実行するＣＰＵ、このＣＰＵに動作周波
数を供給する発振器、ＣＰＵからのデータ類を格
納するメモリ、ＣＰＵからメモリへ出力されるア
ドレス、データ及び書き込み信号、ＣＰＵからメ
モリへ出力されたデータを発振器からの動作周波
数に同期させて遅延させる遅延回路より構成され
、ＣＰＵからメモリへデータ書き込み要求が発生
した場合、アドレス及び書き込み信号はそのまま
のタイミングでメモリへ入力し、データのみ遅延
回路によつてメモリへの到達を遅らせることを特
徴とするメモリ書き込み回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10220689U JPH0345297U (ja) | 1989-08-31 | 1989-08-31 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP10220689U JPH0345297U (ja) | 1989-08-31 | 1989-08-31 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0345297U true JPH0345297U (ja) | 1991-04-25 |
Family
ID=31651117
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP10220689U Pending JPH0345297U (ja) | 1989-08-31 | 1989-08-31 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0345297U (ja) |
-
1989
- 1989-08-31 JP JP10220689U patent/JPH0345297U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0345297U (ja) | ||
| JPH03106600U (ja) | ||
| JPH03110527U (ja) | ||
| JPH01129920U (ja) | ||
| JPH03107749U (ja) | ||
| JPH02138924U (ja) | ||
| JPH03104241U (ja) | ||
| JPH01172730U (ja) | ||
| JPS5811357U (ja) | 出力回路 | |
| JPS62121649U (ja) | ||
| JPH02106728U (ja) | ||
| JPS6348246U (ja) | ||
| JPS6361047U (ja) | ||
| JPS62138202U (ja) | ||
| JPH0238645U (ja) | ||
| JPS6329854A (ja) | デユアルポ−トメモリのアクセス制御回路 | |
| JPH0321135U (ja) | ||
| JPS59100351U (ja) | プロセツサ同期制御回路 | |
| JPS60116549U (ja) | 主・従計算機同期装置 | |
| JPS61147444U (ja) | ||
| JPS59152481U (ja) | 周波数可変発信器付時計 | |
| JPS6142588U (ja) | メモリ制御回路 | |
| JPS59192742U (ja) | デ−タ処理回路 | |
| JPH01149129U (ja) | ||
| JPH01162392U (ja) |