JPH01162392U - - Google Patents
Info
- Publication number
- JPH01162392U JPH01162392U JP5747888U JP5747888U JPH01162392U JP H01162392 U JPH01162392 U JP H01162392U JP 5747888 U JP5747888 U JP 5747888U JP 5747888 U JP5747888 U JP 5747888U JP H01162392 U JPH01162392 U JP H01162392U
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- parallel
- outputs
- clock pulse
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Description
図面は、本考案のビデオ信号用インタフエース
回路の一実施例を示すブロツク図である。 １……ビデオ信号用インタフエース回路、２…
…ラツチ回路、３……バツフア回路。
回路の一実施例を示すブロツク図である。 １……ビデオ信号用インタフエース回路、２…
…ラツチ回路、３……バツフア回路。
Claims (1)
- 異なるタイミングで並列入力されたビデオ信号
をクロツクパルスで同期調整して並列出力する第
１の回路と、前記第１の回路の各出力信号と前記
クロツクパルスとを一時的に記憶して同じ遅延時
間で並列出力する第２の回路とを有することを特
徴とするビデオ信号用インタフエース回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5747888U JPH01162392U (ja) | 1988-04-28 | 1988-04-28 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP5747888U JPH01162392U (ja) | 1988-04-28 | 1988-04-28 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH01162392U true JPH01162392U (ja) | 1989-11-13 |
Family
ID=31283333
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP5747888U Pending JPH01162392U (ja) | 1988-04-28 | 1988-04-28 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH01162392U (ja) |
-
1988
- 1988-04-28 JP JP5747888U patent/JPH01162392U/ja active Pending