JPH0257630U - - Google Patents
Info
- Publication number
- JPH0257630U JPH0257630U JP13761588U JP13761588U JPH0257630U JP H0257630 U JPH0257630 U JP H0257630U JP 13761588 U JP13761588 U JP 13761588U JP 13761588 U JP13761588 U JP 13761588U JP H0257630 U JPH0257630 U JP H0257630U
- Authority
- JP
- Japan
- Prior art keywords
- flip
- input terminal
- circuit
- flop circuit
- output terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000001934 delay Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 2
Description
第１図は本考案によるモノマルチ回路の実施例
を示す回路図、第２図は第１図のタイミングチヤ
ート、第３図は従来のモノマルチ回路の回路図、
第４図は第３図のタイミングチヤート、第５図は
第４図のタイミングチヤートの一部にヒゲ状のパ
ルスが挿入されたタイミングチヤートである。 １……第１のＤフリツプフロツプ回路、２……
第１のパルスデイレ回路、３……第２のＤフリツ
プフロツプ回路、４……第２のパルスデイレ回路
、５……入力、６……出力、７〜１６……各波形
、１７……Ｄフリツプフロツプ回路、１８……パ
ルスデイレ回路、１９……入力、２０……出力、
２１〜３０……各波形。
を示す回路図、第２図は第１図のタイミングチヤ
ート、第３図は従来のモノマルチ回路の回路図、
第４図は第３図のタイミングチヤート、第５図は
第４図のタイミングチヤートの一部にヒゲ状のパ
ルスが挿入されたタイミングチヤートである。 １……第１のＤフリツプフロツプ回路、２……
第１のパルスデイレ回路、３……第２のＤフリツ
プフロツプ回路、４……第２のパルスデイレ回路
、５……入力、６……出力、７〜１６……各波形
、１７……Ｄフリツプフロツプ回路、１８……パ
ルスデイレ回路、１９……入力、２０……出力、
２１〜３０……各波形。
Claims (1)
- データをクロツク入力端子に入力し、Ｑ出力端
子からのパルスを第１のパルスデイレ回路により
Ｔ１時間遅延させてＲ入力端子に入力する第１の
Ｄフリツプフロツプ回路と、クロツク入力端子を
第１のＤフリツプフロツプ回路のＱ出力端子に接
続するとともに出力端子をデータ入力端子およ
び第１のＤフリツプフロツプ回路のデータ入力端
子に接続し、Ｑ出力端子からのパルスを第２のパ
ルスデイレ回路により前記Ｔ１時間より長いＴ２
時間遅延させてＲ入力端子に入力する第２のＤフ
リツプフロツプ回路とから構成したことを特徴と
するモノマルチ回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13761588U JPH0257630U (ja) | 1988-10-21 | 1988-10-21 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP13761588U JPH0257630U (ja) | 1988-10-21 | 1988-10-21 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0257630U true JPH0257630U (ja) | 1990-04-25 |
Family
ID=31399198
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP13761588U Pending JPH0257630U (ja) | 1988-10-21 | 1988-10-21 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0257630U (ja) |
-
1988
- 1988-10-21 JP JP13761588U patent/JPH0257630U/ja active Pending
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0357630U (ja) | ||
| JPH0257630U (ja) | ||
| JPH0257629U (ja) | ||
| JPH0357629U (ja) | ||
| JPH02116129U (ja) | ||
| JPS62300U (ja) | ||
| JPS60119138U (ja) | パルス発生回路 | |
| JPS611926U (ja) | パルスデユ−テイ整形回路 | |
| JPH01162392U (ja) | ||
| JPS633629U (ja) | ||
| JPS60127034U (ja) | 波形処理回路 | |
| JPH0163224U (ja) | ||
| JPS58522U (ja) | パルス幅整形回路 | |
| JPH0279625U (ja) | ||
| JPS61183000U (ja) | ||
| JPS60132033U (ja) | パルス発生器 | |
| JPS63178920U (ja) | ||
| JPH0429253U (ja) | ||
| JPH0157820U (ja) | ||
| JPS60145738U (ja) | 非同期信号とパルス信号の同期回路 | |
| JPH01177613U (ja) | ||
| JPH0322435U (ja) | ||
| JPS617151U (ja) | 同期化回路 | |
| JPS6239300U (ja) | ||
| JPS62198724U (ja) |