JPH0157820U - - Google Patents
Info
- Publication number
- JPH0157820U JPH0157820U JP15343787U JP15343787U JPH0157820U JP H0157820 U JPH0157820 U JP H0157820U JP 15343787 U JP15343787 U JP 15343787U JP 15343787 U JP15343787 U JP 15343787U JP H0157820 U JPH0157820 U JP H0157820U
- Authority
- JP
- Japan
- Prior art keywords
- latch relays
- group
- reset
- hold circuit
- multiple groups
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000010586 diagram Methods 0.000 description 1
Landscapes
- Relay Circuits (AREA)
- Electronic Switches (AREA)
Description
第１図は本考案のアラームホールド回路の一実
施例を示す構成図、第２図は第１図の実施例のパ
ルス発生回路４の入出力関係を示すタイムチヤー
ト、第３図は従来例を示す構成図である。 １１，１２，〜，１ｍ……ラツチリレー、２１
，２２，〜，２ｍ，３１，３２，〜，３ｍ……ド
ライバ、４……パルス発生回路。
施例を示す構成図、第２図は第１図の実施例のパ
ルス発生回路４の入出力関係を示すタイムチヤー
ト、第３図は従来例を示す構成図である。 １１，１２，〜，１ｍ……ラツチリレー、２１
，２２，〜，２ｍ，３１，３２，〜，３ｍ……ド
ライバ、４……パルス発生回路。
Claims (1)
- 【実用新案登録請求の範囲】 複数のラツチリレーを使用したアラームホール
ド回路において、 複数のラツチリレーが複数のグループに分割さ
れ、リセツト信号を入力すると、複数のグループ
の各々に相互にタイミングのずれたリセツトパル
スを供給して、グループ毎に異なるタイミングで
各グループのラツチリレーをリセツトするリセツ
ト回路を有することを特徴とするアラームホール
ド回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15343787U JPH0157820U (ja) | 1987-10-06 | 1987-10-06 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15343787U JPH0157820U (ja) | 1987-10-06 | 1987-10-06 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0157820U true JPH0157820U (ja) | 1989-04-11 |
Family
ID=31429275
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15343787U Pending JPH0157820U (ja) | 1987-10-06 | 1987-10-06 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0157820U (ja) |
-
1987
- 1987-10-06 JP JP15343787U patent/JPH0157820U/ja active Pending